搜索结果
找到约 442 项符合
max-dist 的查询结果
编译器/解释器 生成Trick文件工具 1.Open command line 2.input tricktest Usage: TrickTest -f -o -i -f source mpeg2 fil
生成Trick文件工具
1.Open command line
2.input tricktest
Usage: TrickTest -f -o -i
-f source mpeg2 file to trick
-o trick output directory
-i output file id
-m max coding error, default 0
-b max bitrate for trick generate, default 0 mean no limit
-s trick buffer block size, must be n*188
-l lo ...
VHDL/FPGA/Verilog 系统介绍EDA技术的发展概述
系统介绍EDA技术的发展概述，相关概念，VHDL语言、MAX+PULS、QUARTUS的设计方法。
人工智能/神经网络 This routine calls the glpk library to solve a LP/MIP problem. A typical LP problem has following s
This routine calls the glpk library to solve a LP/MIP problem. A typical
LP problem has following structure:
[min|max] C x
s.t.
Ax ["="|"<="|">="] b
{x <= UB}
{x >= LB}
The calling syntax is:
[XMIN,FMIN,STATUS,EXTRA]= ...
数据结构 三： 针对带表头结点的单链表
三： 针对带表头结点的单链表，试编写下列函数。
(1) 定位函数Locate：在单链表中寻找第i个结点。若找到，则函数返回第i个结点的地址；若找不到，则函数返回NULL。
(2) 求最大值函数max：通过一趟遍历在单链表中确定值最大的结点。
(3) 统计函数number：统计单链表中具有给定值x的所有元素。
(4) 建立函数create：根据一维 ...
VHDL/FPGA/Verilog 文中介绍了QPSK调制解调的原理
文中介绍了QPSK调制解调的原理，并基于FPGA实现了QPSK调制解调电路。MAX+PLUSII环境下的仿真结果表明了该设计的正确性。
VHDL/FPGA/Verilog 秒信号发生器
秒信号发生器，供初学者了解vhdl的编程方法，程序非常简单。编程环境使用Max+Plus IIV10.12
系统设计方案 使用VHDL语言编写的简易数字存储示波器
使用VHDL语言编写的简易数字存储示波器，用MAX+PlusII仿真验证。VHDL编写了采样、存储写、存储读和显示4个模块。采样使用ADC0809，存储器使用6264，显示使用DAC0832。
VHDL/FPGA/Verilog 实现简单CPU功能的源码
实现简单CPU功能的源码，可以实现加减乘除和移位功能，VHDL代码，程序运行在MAX PULS和Quartua上。
数据结构 赋权有向图中心问题 问题描述: 设G=(V,E)是一个赋权有向图
赋权有向图中心问题
问题描述:
设G=(V,E)是一个赋权有向图，v是G的一个顶点，
v的偏心距定义为：
Max {w∈ V,从w到v的最短路径长度}
G中偏心距最小的顶点称为G的中心。试利用Floyd
算法设计一个求赋权有向图中心的算法。 ...
VHDL/FPGA/Verilog 该系统利用VHDL语言、PLD设计出租车计费系统
该系统利用VHDL语言、PLD设计出租车计费系统，以MAX+PLUSⅡ软件作为开发平台，设计了出租车计费器系统程序并进行了程序仿真。使其实现计费以及预置和模拟汽车启动、停止、暂停等功能，并动态扫描显示车费数目。