搜索结果
找到约 442 项符合
max-dist 的查询结果
数学计算 /*有一定数量total的扑克牌,现在两个人甲乙用这些扑克牌玩一个游戏
/*有一定数量total的扑克牌,现在两个人甲乙用这些扑克牌玩一个游戏，两人轮流从
扑克牌中为放回地拿出几张扑克牌，每次最多拿max张，怎样拿才能保证第一个拿牌
的人获胜，本程序提供了一种方法,程序默认甲是第一个拿牌的人*/ ...
VHDL/FPGA/Verilog 四位全加器
四位全加器，VHDL语言，max+plusII平台做的
系统设计方案 MATLAB对11中调度算法进行比较
MATLAB对11中调度算法进行比较，包括min-min、max-min、遗传算法等等。
其他 数据结构（严慰敏）配套纯c代码实验十 typedef int InfoType // 定义其它数据项的类型 typedef int KeyType // 定义RedType类型的关键字为整型
数据结构（严慰敏）配套纯c代码实验十
typedef int InfoType // 定义其它数据项的类型
typedef int KeyType // 定义RedType类型的关键字为整型
struct RedType // 记录类型(同c10-1.h)
{
KeyType key // 关键字项
InfoType otherinfo // 其它数据项
}
typedef char KeysType // 定义关键字类型为字符型
#include"c ...
系统设计方案 VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写
VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写，
意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可 ...
其他嵌入式/单片机内容 CAN总线资料
CAN总线资料，
CAN.sch 是protel99se格式文件
CPLD目录是7032的CPLD工程，使用MAX+PULS10.0
test目录是程序工程目录，使用ADS1.2编译该工程，load到SDRAM调试
VHDL/FPGA/Verilog VHDL的课程设计
VHDL的课程设计，密码锁，去年我们课程设计我的程序，很好的程序，请验收。可以做VHDL课程设计用 去年我的开发环境是 max.pulls2