搜索结果
找到约 433 项符合
mAx-plusII 的查询结果
VHDL/FPGA/Verilog 一个关于VHDL的cpld开发实验程序
一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能
VHDL/FPGA/Verilog 一个关于VHDL的cpld开发实验程序
一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能
VHDL/FPGA/Verilog 一个关于VHDL的cpld开发实验程序
一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能
VHDL/FPGA/Verilog 一个关于VHDL的cpld开发实验程序
一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能
汇编语言 Video-DVM is a very cheap DVM that shows how an output as complex as a videocomposite signal can be
Video-DVM is a very cheap DVM that shows how an output as complex as a videocomposite signal can be generated entirely in software: two I/O pins and three resistors are all the hardware required. Connected to any TV set it displays voltages, included max and min peaks, using both giant digits and an ...
Linux/Unix编程 VLSi KL partitioning Algorithm based programme for 100 nodes. It s dynamic progremme so by changing
VLSi KL partitioning Algorithm based programme for 100 nodes.
It s dynamic progremme so by changing the MAX value we can change the number of nodes in the network.
电子书籍 一篇关于7128CPLD的英文介绍
一篇关于7128CPLD的英文介绍，里面包含了44脚到100引脚各个型号的MAX系列cpld
VHDL/FPGA/Verilog 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内
数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了 ...
编译器/解释器 生成Trick文件工具 1.Open command line 2.input tricktest Usage: TrickTest -f -o -i -f source mpeg2 fil
生成Trick文件工具
1.Open command line
2.input tricktest
Usage: TrickTest -f -o -i
-f source mpeg2 file to trick
-o trick output directory
-i output file id
-m max coding error, default 0
-b max bitrate for trick generate, default 0 mean no limit
-s trick buffer block size, must be n*188
-l lo ...
VHDL/FPGA/Verilog 系统介绍EDA技术的发展概述
系统介绍EDA技术的发展概述，相关概念，VHDL语言、MAX+PULS、QUARTUS的设计方法。