搜索结果
找到约 433 项符合
mAx-plusII 的查询结果
数学计算 //奇异值分解法求广义逆 //本函数返回值小于0表示在奇异值分解过程, //中迭代值超过了60次还未满足精度要求. //返回值大于0表示正常返回。 //a-长度为m*n的数组
//奇异值分解法求广义逆
//本函数返回值小于0表示在奇异值分解过程,
//中迭代值超过了60次还未满足精度要求.
//返回值大于0表示正常返回。
//a-长度为m*n的数组，返回时其对角线依次给出奇异值，其余元素为0
//m-矩阵的行数
//n-矩阵的列数
//aa-长度为n*m的数组，返回式存放A的广义逆
//eps-精度要求
//u-长度为m*m的数组 ...
其他 //使用gray code的解法 #include <iostream> #include <cmath> using namespace std #define
//使用gray code的解法
#include <iostream>
#include <cmath>
using namespace std
#define ZERO 0
#define ONE 1
#define ODD 1
#define EVEN 0
#define RIGHT 1
#define LEFT 0
#define MAX 10
书籍源码 计算全息close all clc clear A=zeros(64) A(15:20,20:40)=1 A(15:50,20:25)=1 A(45:50,20:40)=1 A(30:34,
计算全息close all clc clear
A=zeros(64)
A(15:20,20:40)=1 A(15:50,20:25)=1
A(45:50,20:40)=1 A(30:34,20:35)=1
％ ppp=exp(rand(64)*pi*2*i) A=A.*ppp
％ Author s email: zjliu2001@163.com
figure imshow(abs(A),[])
Fa=fft2(fftshift(A)) Fs=fftshift(Fa)
Am=abs(Fs) ％ amplitude
Ph=angle(Fs) ％ phase
s=11 ...
VHDL/FPGA/Verilog VHDL语言编写
VHDL语言编写，实现双向移位寄存器功能，在MAX+plus软件下实现
VHDL/FPGA/Verilog 采用VHDL语言编写的二-十进制编码器
采用VHDL语言编写的二-十进制编码器，在MAX+plus软件上实现，其中包括演示截图。
VHDL/FPGA/Verilog 采用VHDL语言编写8线-3线优先编码器
采用VHDL语言编写8线-3线优先编码器，在MAX+plus软件下实现。
其他书籍 在256个带符号的数中找出绝对值最大的数
在256个带符号的数中找出绝对值最大的数，并存放倒MAX中
汇编语言 1. 设计要求： 1．彩色界面
1. 设计要求：
1．彩色界面，界面清晰美观，色彩协调。
2．使用DOS系统的0AH号子功能接受用户键入的字符串。
3．建议按下图设计用户界面，颜色自选。
注：双线框由若干CRT显示符组成，相应的CRT显示符（十进制数）已经标注在右图中。1. 设计要求：
1． 转化内容选择下列一项：二进制数→十六进制数显示，二进制数→十进 ...
SQL Server SQL 合计函数 使用 SQL 合计函数 你可以确定数据组的各种统计。你可以把这些函数用于查询和合计表达式
SQL 合计函数
使用 SQL 合计函数 你可以确定数据组的各种统计。你可以把这些函数用于查询和合计表达式，条件是在具备 SQL特性的 QueryDef对象中或在创建基于SQL查询的 Recordset对象时。
Avg 函数
Count 函数
First, Last 函数
Min, Max 函数
StDev, StDevP 函数
Sum 函数
Var 和 VarP 函数 ...
其他 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现 ...