搜索结果
找到约 432 项符合
mAx 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (83)
- 其他 (40)
- 技术书籍 (22)
- 技术资料 (19)
- 学术论文 (16)
- 其他书籍 (15)
- 单片机开发 (13)
- 教程资料 (11)
- 系统设计方案 (11)
- MAX+plusⅡ (9)
- 可编程逻辑 (9)
- 数学计算 (9)
- 电子书籍 (8)
- 电子书籍 (8)
- 源码 (8)
- FPGA (7)
- 单片机编程 (7)
- 数据结构 (7)
- 电源技术 (6)
- 文章/文档 (6)
- 编译器/解释器 (6)
- 汇编语言 (6)
- 人工智能/神经网络 (6)
- matlab例程 (6)
- 教程资料 (4)
- Java编程 (4)
- 书籍 (4)
- VIP专区 (4)
- 设计相关 (3)
- DSP编程 (3)
- 开发工具 (3)
- 操作系统开发 (3)
- 嵌入式/单片机编程 (3)
- ALTERA FPGA开发软件 (2)
- Linux/Unix编程 (2)
- 加密解密 (2)
- *行业应用 (2)
- 文件格式 (2)
- 书籍源码 (2)
- 数值算法/人工智能 (2)
- Java书籍 (2)
- 软件设计/软件工程 (2)
- Delphi控件源码 (2)
- 其他行业 (2)
- 接口技术 (2)
- 技术教程 (2)
- 手册 (2)
- 教程 (2)
- 软件 (2)
- 精品软件 (2)
- EDA (1)
- EDA相关 (1)
- 行业应用文档 (1)
- 资料/手册 (1)
- 模拟电子 (1)
- Proe教程 (1)
- autocad教程 (1)
- 通信网络 (1)
- 传感与控制 (1)
- PCB相关 (1)
- Internet/网络编程 (1)
- 酒店行业 (1)
- 生物技术 (1)
- 中间件编程 (1)
- 传真(Fax)编程 (1)
- 技术管理 (1)
- 通讯编程文档 (1)
- 串口编程 (1)
- 其他嵌入式/单片机内容 (1)
- 金融证券系统 (1)
- 行业发展研究 (1)
- 并行计算 (1)
- VC书籍 (1)
- SQL Server (1)
- 家庭/个人应用 (1)
- 通讯/手机编程 (1)
- PCB图/BOM单/原理图 (1)
- Linux/uClinux/Unix编程 (1)
- 应用设计 (1)
VHDL/FPGA/Verilog MAX+plus II编译的模30加法计数器
MAX+plus II编译的模30加法计数器,简单的与非门组成!
Java编程 参照max的struts2教程
参照max的struts2教程,编写的例子,是网上比较流行的教程
VHDL/FPGA/Verilog MAX+PLUSⅡ的学习应用教程,适用于基本的VHDL开发
MAX+PLUSⅡ的学习应用教程,适用于基本的VHDL开发
其他 这是在max+plusII环境下编译的双端口存储器模拟实验
这是在max+plusII环境下编译的双端口存储器模拟实验
其他 这是在max+plusII环境下编译的存储器部件模拟实验
这是在max+plusII环境下编译的存储器部件模拟实验
单片机开发 this MAX 7000 Programmable Logic reference book,in this book,you can learn how to usr the Max7000 Fa
this MAX 7000 Programmable Logic reference book,in this book,you can learn how to usr the Max7000 Family s
CPLD
VHDL/FPGA/Verilog 3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3
3-8译码器的仿真实验。本实验选用的仿真开发软件是MAX+plus II Version 9.3,原理图源文件保存在MyProject目录中,为138decoder.gdf,另有我写的实验报告,呵呵,适合仿真入门
操作系统开发 银行家算法可以避免死锁。算法结构 n : 系统中进程个数 m :系统中的资源类数 1)available(m):现有资源向量 2) max(n,m):资源最大申请量 3)allocat
银行家算法可以避免死锁。算法结构
n : 系统中进程个数
m :系统中的资源类数
1)available(m):现有资源向量
2) max(n,m):资源最大申请量
3)allocation(n,m):资源分配矩阵
4)need(n,m):进程以后还需要的资源矩阵
5)request(n,m):进程申请资源矩阵 ...
VHDL/FPGA/Verilog MAX+PLUSII软件是一个功能强大
MAX+PLUSII软件是一个功能强大,容易使用的软件包,它可以以图
形方式、文字输入方式(AHDL、VHDL和VERILOG)和波形方式输入设计文
件,可以编译并形成各种能够下装到EPROM和各种ALTERA器件的文件,还可
以进行仿真以检验设计的准确性,下面举例说明该软件的使用 ...
数值算法/人工智能 动态规划算法:Max-Min Tree Paritioning
动态规划算法:Max-Min Tree Paritioning