搜索：mAX - 虫虫下载站

VHDL/FPGA/Verilog 采用VHDL语言编写8线-3线优先编码器

采用VHDL语言编写8线-3线优先编码器，在MAX+plus软件下实现。

https://www.eeworm.com/dl/663/390392.html

下载: 62

查看: 1044

其他书籍  在256个带符号的数中找出绝对值最大的数

在256个带符号的数中找出绝对值最大的数，并存放倒MAX中

https://www.eeworm.com/dl/542/393856.html

下载: 21

查看: 1053

汇编语言  1. 设计要求： 1．彩色界面

1. 设计要求： 1．彩色界面，界面清晰美观，色彩协调。 2．使用DOS系统的0AH号子功能接受用户键入的字符串。 3．建议按下图设计用户界面，颜色自选。注：双线框由若干CRT显示符组成，相应的CRT显示符（十进制数）已经标注在右图中。1. 设计要求： 1．转化内容选择下列一项：二进制数→十六进制数显示，二进制数→十进 ...

https://www.eeworm.com/dl/644/394343.html

下载: 67

查看: 1044

SQL Server SQL 合计函数使用 SQL 合计函数你可以确定数据组的各种统计。你可以把这些函数用于查询和合计表达式

SQL 合计函数使用 SQL 合计函数你可以确定数据组的各种统计。你可以把这些函数用于查询和合计表达式，条件是在具备 SQL特性的 QueryDef对象中或在创建基于SQL查询的 Recordset对象时。 Avg 函数 Count 函数 First, Last 函数 Min, Max 函数 StDev, StDevP 函数 Sum 函数 Var 和 VarP 函数 ...

https://www.eeworm.com/dl/689/396978.html

下载: 103

查看: 1064

其他  设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现 ...

https://www.eeworm.com/dl/534/398346.html

下载: 38

查看: 2037

VHDL/FPGA/Verilog 自己做的vhdl课程设计

自己做的vhdl课程设计，交通灯：实现主干道倒计时，分别为30,20,5秒，分情况：当主干道有车时，红黄绿交替，当只一个道路上有车时，那个道的交通灯变绿色，利用max+plus2做成，使用flex8000,epf8282alc84_4只用加一个38译码器模块即可，使用别的板子也可以运行 ...

https://www.eeworm.com/dl/663/400098.html

下载: 69

查看: 1031

其他  c++语言程序设计超级简单了解

c++语言程序设计超级简单了解，你会惊喜地发现你可以后人乘凉：max是C++标准库的一部分。

https://www.eeworm.com/dl/534/404526.html

下载: 95

查看: 1013

其他  Instead of finding the longest common subsequence, let us try to determine the length of the LCS.

Instead of finding the longest common subsequence, let us try to determine the length of the LCS. &#1048708 Then tracking back to find the LCS. &#1048708 Consider a1a2…am and b1b2…bn. &#1048708 Case 1: am=bn. The LCS must contain am, we have to find the LCS of a1a2…am-1 and b1b2…bn-1. &#1048708 ...

https://www.eeworm.com/dl/534/406523.html

下载: 196

查看: 1035

VHDL/FPGA/Verilog 4位电子智能密码锁

4位电子智能密码锁，基于VHDL语言设计，MAX+PLUSⅡ环境下实现

https://www.eeworm.com/dl/663/408400.html

下载: 184

查看: 1036

VHDL/FPGA/Verilog Verilog HDL的程式

Verilog HDL的程式，上網找到SPI程式， vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！ ...

https://www.eeworm.com/dl/663/411923.html

下载: 23

查看: 1027

搜索结果

按分类筛选