搜索结果

找到约 844 项符合 kdb-v 的查询结果

VHDL/FPGA/Verilog --文件名:mine4.vhd。 --功能:实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的)

--文件名:mine4.vhd。 --功能:实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 --各种波形的线形叠加输出。 --说明: SSS(前三位)和SW信号控制4种常见波形种哪种波形输出。4种波形的频率、 --幅度(基准幅度A)的 ...
https://www.eeworm.com/dl/663/402555.html
下载: 107
查看: 1178

人工智能/神经网络 A tutorial and open source code for finding edges and corners based on the filters used in primary v

A tutorial and open source code for finding edges and corners based on the filters used in primary visual cortex.
https://www.eeworm.com/dl/650/405757.html
下载: 190
查看: 1064

JavaScript Create a Delaunay triangulation or Voronoi diagram by clicking points. Delaunay triangulations and V

Create a Delaunay triangulation or Voronoi diagram by clicking points. Delaunay triangulations and Voronoi diagrams are among the most widely used data structures in the field of Computational Geometry. These are Java-oriented source codes.
https://www.eeworm.com/dl/685/407603.html
下载: 129
查看: 1055

Oracle数据库 1、 求当前会话的SID

1、 求当前会话的SID,SERIAL# SELECT Sid, Serial# FROM V$session WHERE Audsid = Sys_Context( USERENV , SESSIONID )
https://www.eeworm.com/dl/681/408439.html
下载: 137
查看: 1027

书籍源码 夏宇闻8位RISC_CPU的完整代码+TESTBENCH(已调试) modelsim工程文件

夏宇闻8位RISC_CPU的完整代码+TESTBENCH(已调试) modelsim工程文件,包括书中所测试的三个程序和相关数据,绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的,只有一个mcu的代码,但很多和书中的是不一样的,自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方,如clk_gen.v中clk2,clk ...
https://www.eeworm.com/dl/532/410306.html
下载: 138
查看: 1249

VHDL/FPGA/Verilog Verilog HDL的程式

Verilog HDL的程式,上網找到SPI程式, vspi.v這程式相當好用可用來接收與傳送SPI,並且寫了一個傳輸信號測試,spidatasent.v這程式就是傳送的資料,分別為00 66... 01 77...... 02 55這樣的資料,並透過MAX+PULS II軟體進行模擬,而最外層的程式是test_createspi.v! ...
https://www.eeworm.com/dl/663/411923.html
下载: 23
查看: 1027

其他数据库 FAS 完整的固定资产管理系统 开发说明 程序开发环境: Microsoft Windows XP Profresional + Service Pack 2 Microsoft V

FAS 完整的固定资产管理系统 开发说明 程序开发环境: Microsoft Windows XP Profresional + Service Pack 2 Microsoft Visual FoxPro 6.0 简体中文版
https://www.eeworm.com/dl/645/412546.html
下载: 78
查看: 1069

VHDL/FPGA/Verilog 基于fpga的停表设计vudl编写

基于fpga的停表设计vudl编写,使用vhdl编写的.v文件。
https://www.eeworm.com/dl/663/414433.html
下载: 142
查看: 1056

数据结构  给定一棵有向树T

 给定一棵有向树T,树T中每个顶点u都有一个权w[u],树的每条边[u,v]也都有一个非负边长d[u,v]。有向树T的每个顶点u可以看做客户,其服务需求量为w[u]。每条边[u,v]的边长d[u,v]可以看做是运输费用。如果在顶点u处未设置服务机构,则将顶点u处的服务需求沿有向树的边(u,v]转移到顶点v处服务机构,则需付出的服务转移费 ...
https://www.eeworm.com/dl/654/415091.html
下载: 67
查看: 1025

手机WAP编程 为了开发出适用于各种无线通信网络的应用和业务

为了开发出适用于各种无线通信网络的应用和业务,人们通过不断的努力,制定了一个业界的技术标准和规范,这就是无线应用协议 [ WAP ]。无线应用环境(Wireless ApplicationE n v i r o n m e n t,WA E)是WAP协议的一部分,它定义了各种无线终端,诸如移动电话、寻呼机和个人数字助理(P D A)上使用的应用结构。 ...
https://www.eeworm.com/dl/651/415289.html
下载: 124
查看: 1073