搜索结果
找到约 928 项符合
jlink-v 的查询结果
VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT.
3. Output pins: OUT [15:0].
4. Input signals generated from test pattern are latched in one cycle and are
synchronized at clock rising edge.
5. The SHIFT signal describes the shift number. The shift ...
VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT.
3. Output pins: OUT [15:0].
4. Input signals generated from test pattern are latched in one cycle and are
synchronized at clock rising edge.
5. The SHIFT signal describes the shift number. The shift ...
书籍源码 代码分为两部分：ff_const_mul.v和ff_mul.v
代码分为两部分：ff_const_mul.v和ff_mul.v，从而实现GF乘法器，VERILOG编写
数学计算 牛顿迭代法 若高阶非线性方程组: u ( x , y) = 0 v ( x , y) = 0 可以用迭代公式
牛顿迭代法
若高阶非线性方程组:
u ( x , y) = 0
v ( x , y) = 0
可以用迭代公式
电子书籍 ram_dp_ar_aw.v 应该蛮有用的
ram_dp_ar_aw.v 应该蛮有用的
系统设计方案 ： 通过 L V D S ( 低压差分信号) 传输方案与单个 L C o S ( 硅基液晶) 分时分色显示
： 通过 L V D S ( 低压差分信号) 传输方案与单个 L C o S ( 硅基液晶) 分时分色显示， 设计主电路
与头盔结构分离的单 L C o S 硅片彩色头盔显示系统。
微处理器开发 Jlink仿真器的s3c2410/s3c2440调试配置程序与flash下载配置程序
Jlink仿真器的s3c2410/s3c2440调试配置程序与flash下载配置程序
Java书籍 所属行业的java的简单介绍上述事实上述事实上v
所属行业的java的简单介绍上述事实上述事实上v
其他 JLink Software and documentation pack V3.96b
JLink Software and documentation pack V3.96b
GPS编程 function [U,V,num_it]=fcm(U0,X) ％ MATLAB (Version 4.1) Source Code (Routine fcm was written by R
function [U,V,num_it]=fcm(U0,X)
％ MATLAB (Version 4.1) Source Code (Routine fcm was written by Richard J.
％ Hathaway on June 21, 1994.) The fuzzification constant
％ m = 2, and the stopping criterion for successive partitions is epsilon =??????.
％*******Modified 9/15/04 to have epsilon = ...