搜索结果
找到约 345 项符合
ise 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (121)
- 学术论文 (32)
- 嵌入式/单片机编程 (30)
- 教程资料 (24)
- 技术资料 (19)
- 其他书籍 (12)
- 可编程逻辑 (11)
- 其他嵌入式/单片机内容 (8)
- VIP专区 (7)
- 精品软件 (7)
- 其他 (5)
- 系统设计方案 (4)
- 软件设计/软件工程 (4)
- 通信网络 (3)
- 串口编程 (3)
- 电子书籍 (3)
- 文件格式 (3)
- 文章/文档 (3)
- 书籍 (3)
- 技术书籍 (2)
- 技术教程 (2)
- 单片机编程 (2)
- VHDL/Verilog/EDA源码 (2)
- ALTERA FPGA开发软件 (2)
- 模拟电子 (2)
- 单片机开发 (2)
- 通讯/手机编程 (2)
- XILINX FPGA开发软件 (2)
- 软件 (2)
- FPGA (1)
- 资料/手册 (1)
- EDA相关 (1)
- 教程资料 (1)
- PCB相关 (1)
- 嵌入式综合 (1)
- 无线通信 (1)
- 开发工具 (1)
- 测试测量 (1)
- 仿真技术 (1)
- 压缩解压 (1)
- DSP编程 (1)
- RFID编程 (1)
- 微处理器开发 (1)
- Delphi控件源码 (1)
- 编辑器/阅读器 (1)
- SCSI/ASPI (1)
- 中间件编程 (1)
- Internet/网络编程 (1)
- 软件工程 (1)
- 电子书籍 (1)
- 源码 (1)
- 经验 (1)
测试测量 基于FPGA的数据采集系统设计
设计了一个基于FPGA的数据采集系统，并用Verilog HDL语言作为描述语言实现了对TLC0820的采样控制和FPGA的数据处理等过程的控制，以Xilinx ISE 9.1i软件为平台，进行了设计输入、分析与综合、仿真与验证等过程仿真实现了这一系统。
仿真技术 如何仿真IP核(建立modelsim仿真库完整解析)
IP核生成文件：（Xilinx/Altera 同）
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块 ...
VHDL/FPGA/Verilog 讲述了dds直接数字频率合成的基本原理
讲述了dds直接数字频率合成的基本原理，同时用ＶＨＤＬ语言编写dds原代码用于生成正弦波，并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果
VHDL/FPGA/Verilog 该文件可用vhdl语言实现时钟8倍频
该文件可用vhdl语言实现时钟8倍频，运行环境可在maxplus2和ise的仿真软件上
VHDL/FPGA/Verilog 12864图形点阵液晶驱动vhdl程序
12864图形点阵液晶驱动vhdl程序，用ise综合
VHDL/FPGA/Verilog VGA动画显示
VGA动画显示，用VHDL编程，用ise开发
VHDL/FPGA/Verilog 音乐编辑与播放设计
音乐编辑与播放设计，采用VHDL编程，用ISE开发工具
VHDL/FPGA/Verilog ps2接口编程实验
ps2接口编程实验，采用VHDL编程，用ISE开发工具
VHDL/FPGA/Verilog 本程序usb的接口程序
本程序usb的接口程序，用的工具是ISE,实现usb和pc主机之间的通信，所用的USB芯片是FT245BM.
文章/文档 基于FPGA的串行通信UART控制器
基于FPGA的串行通信UART控制器，采用VHDL语言编写，包含多个子模块。
在ISE或FPGA的其它开发环境下新建一个工程，然后将文档中的各个模块程序添加进去，即可运行仿真。源程序已经过本人的仿真验证。