搜索结果

找到约 973 项符合 hdl 的查询结果

VHDL/FPGA/Verilog 北大微电子学系于敦山老师的课件

北大微电子学系于敦山老师的课件,介绍Verilog HDL、Cadence Verilog仿真器、可综合的Verilog HDL、设计举例、自动布局布线工具、Verilog的词汇约定等内容
https://www.eeworm.com/dl/663/281197.html
下载: 174
查看: 1171

嵌入式/单片机编程 这个是在UNIX下

这个是在UNIX下,运用在集成电路设计中重要的两个步骤DA和DC.这个里面十分详细的介绍这两个软件,设计到UNIX的语言和Verilog HDL语言.
https://www.eeworm.com/dl/647/286032.html
下载: 159
查看: 1016

VHDL/FPGA/Verilog 运用FPGA控制AD9957的操作

运用FPGA控制AD9957的操作,调试过,运用VERILOG HDL编写
https://www.eeworm.com/dl/663/286614.html
下载: 138
查看: 1033

VHDL/FPGA/Verilog 三位全加器的源代码

三位全加器的源代码,和测试代码,用Verilog HDL实现的!
https://www.eeworm.com/dl/663/287797.html
下载: 96
查看: 1014

VHDL/FPGA/Verilog ami码编码

ami码编码,使用hdl语言编写,带有说明文档和测试代码
https://www.eeworm.com/dl/663/292171.html
下载: 21
查看: 1138

VHDL/FPGA/Verilog 802.3an ldpc码编码、译码设计

802.3an ldpc码编码、译码设计,使用VERILOG hdl语言编写,包括测试代码,
https://www.eeworm.com/dl/663/292190.html
下载: 186
查看: 1078

VHDL/FPGA/Verilog an-103005-vgagen.zip是一个VGA显示控制器

an-103005-vgagen.zip是一个VGA显示控制器,是verilog HDL 编制的
https://www.eeworm.com/dl/663/294608.html
下载: 153
查看: 1062

VHDL/FPGA/Verilog 编写testbench的超好教程

编写testbench的超好教程,网上这种资料比较少。(Kluwer) Writing Testbenches--Functional Verification of HDL Models.pdf
https://www.eeworm.com/dl/663/295745.html
下载: 93
查看: 1058

VHDL/FPGA/Verilog FPGA设计全流程:Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generato

FPGA设计全流程:Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库 第二章 调用Xilinx CORE-Generator 第三章 使用Synplify.Pro综合HDL和内核 第四章 综合后的项目执行 第五章 不同类型结构的仿真
https://www.eeworm.com/dl/663/298710.html
下载: 78
查看: 1087

系统设计方案 本文首先讨论了以太网介质访问控制MAC的功能和工作过程。接着介绍了以太网MAC芯片的一种设计方案

本文首先讨论了以太网介质访问控制MAC的功能和工作过程。接着介绍了以太网MAC芯片的一种设计方案,对MAC的功能进行了逻辑划分。据此可以用Verilog HDL或VHDL来加以描述,并进一步用FPCA或ASIC来加以实现,也可做成以太网MAC核.
https://www.eeworm.com/dl/678/301520.html
下载: 184
查看: 1037