搜索结果
找到约 973 项符合
hdl 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (444)
- 学术论文 (91)
- 教程资料 (48)
- 可编程逻辑 (48)
- 技术资料 (46)
- 其他书籍 (39)
- 其他 (19)
- 技术书籍 (18)
- 其他嵌入式/单片机内容 (16)
- 嵌入式/单片机编程 (14)
- 精品软件 (14)
- 系统设计方案 (13)
- ALTERA FPGA开发软件 (10)
- 单片机开发 (10)
- VIP专区 (9)
- 教程资料 (7)
- 单片机编程 (7)
- 电子书籍 (7)
- 教程 (7)
- 软件设计/软件工程 (6)
- 源码 (6)
- 串口编程 (5)
- 中间件编程 (5)
- 软件工程 (5)
- 书籍源码 (4)
- 文件格式 (4)
- 微处理器开发 (4)
- 汇编语言 (4)
- VHDL/Verilog/EDA源码 (3)
- 技术教程 (3)
- 嵌入式综合 (3)
- *行业应用 (3)
- 文章/文档 (3)
- DSP编程 (3)
- FPGA (2)
- PCB相关 (2)
- allegro (2)
- Mentor (2)
- 开发工具 (2)
- 行业发展研究 (2)
- 加密解密 (2)
- 并行计算 (2)
- Linux/Unix编程 (2)
- 家庭/个人应用 (2)
- 电子书籍 (2)
- EDA相关 (2)
- 驱动程序 (1)
- 其他文档 (1)
- 设计相关 (1)
- 行业应用文档 (1)
- 资料/手册 (1)
- Genesis (1)
- 模拟电子 (1)
- 通信网络 (1)
- 实用工具 (1)
- 测试测量 (1)
- 游戏 (1)
- 压缩解压 (1)
- 编译器/解释器 (1)
- 技术管理 (1)
- 网络 (1)
- 数学计算 (1)
- USB编程 (1)
- VC书籍 (1)
- matlab例程 (1)
- 书籍 (1)
- 其他 (1)
其他嵌入式/单片机内容 FPGA与PC串口通信的Verilog HDL 程序
FPGA与PC串口通信的Verilog HDL 程序
VHDL/FPGA/Verilog 有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在Ver
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的.
练习三 利用条件语句实现计数分频时序电路
实验目的:
1. 掌握条件语句在简单时序模块设计中的使用;
2. 学习在Verilog模块中应用计数器;
3. 学习测试模块的编写、综合和不同层次的仿真。
练习四 阻塞赋值与非阻塞赋值的区别
实验目的:
1. 通过实验,掌握阻塞赋值与 ...
VHDL/FPGA/Verilog 用Verilog HDL编写的VGA显示驱动程序
用Verilog HDL编写的VGA显示驱动程序
VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之1--常用加法器设计
精通verilog HDL语言编程源码之1--常用加法器设计
VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之2--常用乘法器设计
精通verilog HDL语言编程源码之2--常用乘法器设计
VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之3--伽罗华域乘法器设计
精通verilog HDL语言编程源码之3--伽罗华域乘法器设计
VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之4--常用除法器设计
精通verilog HDL语言编程源码之4--常用除法器设计
VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之5--CIC积分梳状滤波器设计
精通verilog HDL语言编程源码之5--CIC积分梳状滤波器设计
VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之6--CORDIC数字计算机的设计
精通verilog HDL语言编程源码之6--CORDIC数字计算机的设计
VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之7——伪随机序列应用设计
精通verilog HDL语言编程源码之7——伪随机序列应用设计