搜索结果
找到约 973 项符合
hdl 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (444)
- 学术论文 (91)
- 教程资料 (48)
- 可编程逻辑 (48)
- 技术资料 (46)
- 其他书籍 (39)
- 其他 (19)
- 技术书籍 (18)
- 其他嵌入式/单片机内容 (16)
- 嵌入式/单片机编程 (14)
- 精品软件 (14)
- 系统设计方案 (13)
- ALTERA FPGA开发软件 (10)
- 单片机开发 (10)
- VIP专区 (9)
- 教程资料 (7)
- 单片机编程 (7)
- 电子书籍 (7)
- 教程 (7)
- 软件设计/软件工程 (6)
- 源码 (6)
- 串口编程 (5)
- 中间件编程 (5)
- 软件工程 (5)
- 书籍源码 (4)
- 文件格式 (4)
- 微处理器开发 (4)
- 汇编语言 (4)
- VHDL/Verilog/EDA源码 (3)
- 技术教程 (3)
- 嵌入式综合 (3)
- *行业应用 (3)
- 文章/文档 (3)
- DSP编程 (3)
- FPGA (2)
- PCB相关 (2)
- allegro (2)
- Mentor (2)
- 开发工具 (2)
- 行业发展研究 (2)
- 加密解密 (2)
- 并行计算 (2)
- Linux/Unix编程 (2)
- 家庭/个人应用 (2)
- 电子书籍 (2)
- EDA相关 (2)
- 驱动程序 (1)
- 其他文档 (1)
- 设计相关 (1)
- 行业应用文档 (1)
- 资料/手册 (1)
- Genesis (1)
- 模拟电子 (1)
- 通信网络 (1)
- 实用工具 (1)
- 测试测量 (1)
- 游戏 (1)
- 压缩解压 (1)
- 编译器/解释器 (1)
- 技术管理 (1)
- 网络 (1)
- 数学计算 (1)
- USB编程 (1)
- VC书籍 (1)
- matlab例程 (1)
- 书籍 (1)
- 其他 (1)
Genesis Guide to HDL Coding Styles for Synthesis
这篇文章讨论了不同HDL代码的编写方式,对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助,原文时针对Synopsys的综合软件论述的,但对所有综合软件,都有普遍的借鉴意义
Mentor HDL的可综合设计简介
本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读
 
用组合逻辑实现的电路和用时序逻辑实现的
电路要分配到不同的进程中。
不要使用枚举类型的属性。
Integer应加范围限制。
通常的可综合代码应该是同步设计。
避免门级描述,除非在关键路径中。
...
单片机编程 Verilog HDL的基本知识--周立功Actel产品线
概述:数字通信和自动化控制等领域的高速度发展和世界范围的高技术竞争对数字系统提出了越来越高的要求,特别是需要设计具有实时信号处理能力的专用集成电路,要求把包括多个CPU内核在内的整个电子系统综合到一个芯片(SOC)上。集成电路制造工艺的发展;知识产权核(IP)的重复利用;硬件描述语言(HDL) ...
教程资料 Verilog HDL入门的教材
本书是介绍Verilog HDL入门的教材,希望对各位朋友有用
教程资料 Verilog HDL黑金资料
Verilog HDL 黑金资料
教程资料 Verilog HDL 华为入门教程
Verilog HDL 华为入门教程
教程资料 Verilog HDL程序设计教程
Verilog HDL程序设计教程
教程资料 Verilog HDL实现I2C功能
用Verilog HDL实现I2C总线功能
教程资料 硬件描述语言HDL的现状与发展
硬件描述语言HDL的现状与发展