搜索结果

找到约 1,574 项符合 hDl 的查询结果
相关度 上传时间 下载量 查看数
共 1,574 条结果

按分类筛选

显示更多分类

技术资料 高级ASIC芯片综合

·【内容简介】本书第2版描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对VDSM(超深亚微米)工艺的完整ASIC设计流程的设计方法进行了深入的探讨。.本书的重点是使用Synopsys32具解决各种VDSM问题的实际应用。读者将详细了解有效处理复杂亚微米ASIC的设计方法，其重点是 ...
https://www.eeworm.com/dl/880425.html
下载: 8
查看: 6673

技术资料 基于改进4-2压缩结构的32位浮点乘法器设计

· 摘要：  本文介绍一种用于高性能DSP的32位浮点乘法器设计,通过采用改进Booth编码的树状4-2压缩器结构,提高了速度,降低了功耗,该乘法器结构规则且适合于VLSI实现,单个周期内完成一次24位整数乘或者32位浮点乘.整个设计采用Verilog HDL语言结构级描述,用0.25um单元库进行逻辑综合.完成一次乘法运算时间为24.30ns ...
https://www.eeworm.com/dl/935531.html
下载: 4
查看: 260

技术资料 基于DSP_Builder的星座映射与解映射器设计

· 摘要：  提出了一种基于中国地面数字电视广播传输标准的星座映射与解映射器的设计方法.使用DSP Builder的各种模块搭建系统,并利用Signal Compiler生成HDL工程.在完成对所生成工程的优化后,进行相关软硬件仿真验证.实现了32QAM、16QAM星座映射器与解映射器的设计、仿真,并在利用DSP Builder进行DSP系统开发方面 ...
https://www.eeworm.com/dl/944100.html
下载: 4
查看: 2129

技术资料 VRILOG上手教程

本教程全面介绍了Verilog HDL编程的基础知识，从简单的加法器、乘法器到减法器等基本数字电路模块的设计方法。无论您是电子工程专业的学生还是从事嵌入式系统开发的工程师，都能通过这份资料快速掌握Verilog语言的核心概念与实践技巧。特别适合初学者入门以及有一定基础的技术人员深入学习使用。所有示例代码完整提供，并且 ...
https://www.eeworm.com/dl/991559.html
下载: 1
查看: 13

学术论文 基于FPGA实现DVBS信道编码及调制

DVB-S(Digital Video Broadcasting bv Satellite)调制器是符合DVB-S协议的数字电视前端设备之一，也满足我国数字电视卫星广播标准，该设备可以广泛应用于数字电视卫星业务和相关数字电视业务。本文主要阐述了基于FPGA实现DVB-S调制器的信道编码和调制，按功能对DVB-S信道编码过程进行模块分解、模块接口定义，针对每个模块 ...
https://www.eeworm.com/dl/514/12604.html
下载: 107
查看: 1076

技术资料 基于FPGA实现DVBS信道编码及调制.rar

DVB-S(Digital Video Broadcasting bv Satellite)调制器是符合DVB-S协议的数字电视前端设备之一，也满足我国数字电视卫星广播标准，该设备可以广泛应用于数字电视卫星业务和相关数字电视业务。本文主要阐述了基于FPGA实现DVB-S调制器的信道编码和调制，按功能对DVB-S信道编码过程进行模块分解、模块接口定义，针对每个模块 ...
https://www.eeworm.com/dl/898172.html
下载: 3
查看: 4290

技术资料 基于FPGA实现DVBS信道编码及调制

DVB-S(Digital Video Broadcasting bv Satellite)调制器是符合DVB-S协议的数字电视前端设备之一，也满足我国数字电视卫星广播标准，该设备可以广泛应用于数字电视卫星业务和相关数字电视业务。本文主要阐述了基于FPGA实现DVB-S调制器的信道编码和调制，按功能对DVB-S信道编码过程进行模块分解、模块接口定义，针对每个模块 ...
https://www.eeworm.com/dl/920377.html
下载: 3
查看: 4191

教程资料 基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...
https://www.eeworm.com/dl/fpga/doc/32702.html
下载: 148
查看: 1092

可编程逻辑 基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...
https://www.eeworm.com/dl/kbcluoji/40355.html
下载: 95
查看: 1102

其他 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给

本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿 ...
https://www.eeworm.com/dl/534/395808.html
下载: 83
查看: 1385