搜索结果
找到约 1,574 项符合
hDl 的查询结果
按分类筛选
- 全部分类
- 技术资料 (609)
- VHDL/FPGA/Verilog (450)
- 学术论文 (91)
- 教程资料 (57)
- 可编程逻辑 (57)
- 其他书籍 (40)
- 其他 (19)
- 技术书籍 (19)
- 其他嵌入式/单片机内容 (17)
- 嵌入式/单片机编程 (16)
- 精品软件 (14)
- 系统设计方案 (13)
- 单片机开发 (11)
- ALTERA FPGA开发软件 (10)
- VIP专区 (9)
- 教程 (7)
- 单片机编程 (7)
- 电子书籍 (7)
- 教程资料 (7)
- 源码 (6)
- 软件设计/软件工程 (6)
- 软件工程 (5)
- 串口编程 (5)
- 中间件编程 (5)
- 书籍 (4)
- 书籍源码 (4)
- 技术教程 (4)
- 文件格式 (4)
- 汇编语言 (4)
- 文章/文档 (4)
- 微处理器开发 (4)
- VHDL/Verilog/EDA源码 (3)
- DSP编程 (3)
- 嵌入式综合 (3)
- *行业应用 (3)
- FPGA (2)
- 电子书籍 (2)
- PCB相关 (2)
- 加密解密 (2)
- EDA相关 (2)
- 开发工具 (2)
- 实用工具 (2)
- allegro (2)
- Mentor (2)
- Linux/Unix编程 (2)
- 家庭/个人应用 (2)
- 行业发展研究 (2)
- 并行计算 (2)
- 其他 (1)
- 行业应用文档 (1)
- 设计相关 (1)
- 驱动程序 (1)
- 其他文档 (1)
- 资料/手册 (1)
- 测试测量 (1)
- 通信网络 (1)
- 模拟电子 (1)
- 教程资料 (1)
- Genesis (1)
- 压缩解压 (1)
- Internet/网络编程 (1)
- 游戏 (1)
- 编译器/解释器 (1)
- 网络 (1)
- 数学计算 (1)
- 技术管理 (1)
- USB编程 (1)
- matlab例程 (1)
- VC书籍 (1)
技术资料 QUICKLOGIC QUICKWORKS 9.8.4
此最新版本的QuickWorks工具套件可以为PolarPro器件提供一个完整的设计环境，包括综合、仿真、时序和功率分析。同时，QuickWorks 9.8还包括的新的功能有：集成Precision Synthesis 综合工具：VHDL和Verilog综合可对QuickLogic器件进行优化，为RTL和FPGA设计提供内置的电路图观察功能，以使RTL资源的调试更加容易。另外，交 ...
教程资料 XAPP424 - 嵌入式JTAG ACE播放器
This application note contains a reference design consisting of HDL IP and Xilinx AdvancedConfiguration Environment (ACE) software utilities that give designers great flexibility increating in-system programming (ISP) solutions. In-system programming support allowsdesigners to revise existing desi ...
可编程逻辑 XAPP424 - 嵌入式JTAG ACE播放器
This application note contains a reference design consisting of HDL IP and Xilinx AdvancedConfiguration Environment (ACE) software utilities that give designers great flexibility increating in-system programming (ISP) solutions. In-system programming support allowsdesigners to revise existing desi ...
其他 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现 ...
技术资料 Topweaver 1.1
提供了很好的频率合成方法一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...
技术资料 FPGA
1.1 EDA 技术及其发展
1.2 EDA 技术实现目标
1.3 硬件描述语言VHDL
1.4 VHDL 综合
1.5 基于VHDL 的自顶向下设计方法
1.3 EDA 技术的优势
1.3 EDA 的发展趋势
【习题】
第 2 章 EDA 设计流程及其工具
2.1 设计流程
2.1.1 设计输入(原理图／HDL 文本编辑)
2.1.2 综合 ...
教程资料 基于NiosII软核处理器的步进电机接口设计
    NiosII软核处理器是Altera公司开发，基于FPGA操作平台使用的一款高速处理器，为了适应高速运动图像采集，提出了一种基于NiosII软核处理的步进电机接口设计，使用verilog HDL语言完成该接口设计，最后通过QuartusII软件，给出了实验仿真结果。
...
可编程逻辑 基于NiosII软核处理器的步进电机接口设计
    NiosII软核处理器是Altera公司开发，基于FPGA操作平台使用的一款高速处理器，为了适应高速运动图像采集，提出了一种基于NiosII软核处理的步进电机接口设计，使用verilog HDL语言完成该接口设计，最后通过QuartusII软件，给出了实验仿真结果。
...
软件工程 在微型计算机系统中, CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同 时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线 而串行通信中数据一位一位顺序传 送,能节省传送
在微型计算机系统中, CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同
时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线 而串行通信中数据一位一位顺序传
送,能节省传送线. 用Verilog HDL语言实现了串并、并串通信接口之间的转换 ...
源码 eda大作业 简易计算器
在掌握常用数字电路功能和原理的基础上，根据EDA技术课程所学知识，利用硬件描述语言Verilog HDL、EDA软件Quartus II和硬件平台Cyclone/Cyclone
II FPGA进行电路系统的设计。本次实验我完成的内容是简单计算器的设计