搜索结果
找到约 168 项符合
dm-cache 的查询结果
Java编程 apriori用于购物篮分析的原代码
apriori用于购物篮分析的原代码,用java编写,希望能对喜欢DM的朋友有所帮助
微处理器开发 This manual describes SAMSUNG s S3C2410X 16/32-bit RISC microprocessor. This product is designed to
This manual describes SAMSUNG s S3C2410X 16/32-bit RISC microprocessor. This product is designed to
provide hand-held devices and general applications with cost-effective, low-power, and high-performance microcontroller
solution in small die size. To reduce total system cost, the S3C2410X includes t ...
微处理器开发 这是学ARM9和ADS1.2的一个很好的例程
这是学ARM9和ADS1.2的一个很好的例程,这个例程简单易懂。
这个例程可以用开发板是的LED灯和仿真器来测试硬件的好坏,
还可以CACHE对程序运行速度的影响,测试设置FCLK的频率。
LED test
Linux/uClinux/Unix编程 Linux Cahce 解析
smp 环境下cache解析,包括一级二级三级缓存的详细描述
书籍 USB 2.0 板载设计及布线指南
在 USB 设计中,时钟频率提供了主要的信号源。USB 差分 DP/DM 对可工作于 480Mbps的高速模式,系统时钟可工作于 12 MHz、48 MHz 及 60 MHz。由于 USB 电缆扮演了单极天线的角色,因此必须小心设计以防止 RF 电流耦合至缆线上。
其他 riscv课程设计报告
riscv课程设计报告,用 Verilog HDL 语言实现一个五级流水线的 RISC-V 的指令子集,并在仿真软件上加载要求的测试程序和数据,仿真结果正确。只设计 CPU 流水线,不要求设计 Cache 控制器(即不考虑 cache 相联关系)。 CPU中需要的I-Cache,D-Cache用两个有 ...
书籍 ARM SoC体系结构
内容简介
介绍了一般微处押器核鲋设计原理、基于微处邦器核的SoC设计的其本機念甜方法,通过对ARM系列处理器核和
CPU核的详小描述,说明微处理器及外接口的设计原理和方法。同时也综述了ARM系列她理器核和最新ARM核的
研发战果以政ARM和Thmb踹积模型,对SC设计中涉及到的行储器层次、 Cache存储器管诬、片上总线片|:调和
产品 ...
论文 5G+Edge+Cloud+Networks
The surge of mobile data traffic forces network
operators to cope with capacity shortage. The deployment of
small cells in 5G networks is meant to reduce latency, backhaul
traffic and increase radio access capacity. In this context, mobile
edge computing technology will be used to manage dedicated
c ...
技术资料 论文-移动机器人导航与定位技术
移动机器人导航与定位技术随 着 计 算机 技 术 、微 电 子 技 术 、网 络 技 术 等 的快 速 发 展 ,特
别是 通 讯 技 术 的进 步 。机 器 人 技 术 也 得 到 了飞 速 发 展 ,移 动机 器
人 的 关键 技 术 得 到 深 入 而 广 泛 的研 究 。并 且 部 分 已经 走 向成 熟 ,
移 动 机 器 人 应 用 领 域 不 断扩 展 ,与 制 ...
技术资料 高性能 32 位蓝牙音频应用处理器 BP1048B2数据手册_V0.3
 高性能 32 位 RISC 内核,最高频率 288MHz, 支持 DSP指令,集成 FPU 支持浮点运算 FFT 加速器:最大支持 1024 点复数 FFT/IFFT 运算,或者是 2048 点的实数 FFT/IFFT 运算 集成 320KB SRAM, 32KB I-Cache, 32KB DCache 内置 16Mbit FLASH,存储代码及数据 内置一次性烧录存储器可以保存用户密码 2 ...