搜索结果
找到约 10,237 项符合
cadence-allegro 的查询结果
allegro PADS9.3完整破解版和CadenceAllegro16.5完整破解版亲测win7安装下载地址
请注意软件勿用于商业用途，否则后果自负！请不要做拿手党，好用大家享！顶起吧！解压不成功时请把你们解压软件升级到最新版本！ 附件也有本人学习PADS9.3、CadenceAllegro16.5、orcad软件以及教程一块上传，下载时最好不要用第三方软件，直接保存就可以了。 PADS9.3安装说明（兼容win7、xp）： 1.参考“PADS9.3图文安 ...
allegro State Machine Coding Styles for Synthesis
 
本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth background concernin ...
allegro Cadence_Allegro_SPB_16.3完美破解
不需要多说什么了吧！
allegro PLD Programming Using VHDL
本文详细讨论了VHDL语句对PLD设计的影响和设计经验，经典文章，值得仔细阅读消化。,PLD Programming Using VHDL
allegro Allegro16.2中文教程
Allegro16.2中文教程
allegro VHDL,Verilog,System verilog比较
 
本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers ...
allegro Writing Efficient Testbenches
本文讨论了如何设计有效的testbench，适合刚接触testbench不久的用户阅读提高 （xilinx公司编写）
allegro Verilog编码中的非阻塞性赋值
 
One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assi ...
模拟电子 高增益低功耗恒跨导轨到轨CMOS运放设计
基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕 ...
模拟电子 一种基于gm_ID方法设计的可变增益放大器
提出了一种基于gm /ID方法设计的可变增益放大器。设计基于SMIC90nmCMOS工艺模型，可变增益放大器由一个固定增益级、两个可变增益级和一个增益控制器构成。固定增益级对输入信号预放大，以增加VGA最大增益。VGA的增益可变性由两个受增益控制器控制的可变增益级实现。运用gm /ID的综合设计方法，优化了任意工作范围内，基于gm ...