搜索结果
找到约 1,435 项符合
bq电量计 的查询结果
VHDL/FPGA/Verilog 自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸
自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸
单片机开发 水位计程序(PIC16F887)24路开关量读状态口
水位计程序(PIC16F887)24路开关量读状态口
VHDL/FPGA/Verilog 这是我课程设计做的数字频率计的设计
这是我课程设计做的数字频率计的设计，不知道会不会太简单或者重复了。
单片机开发 基于51单片机设计的用1602 显示数字钟 频率计 歌曲
基于51单片机设计的用1602 显示数字钟 频率计 歌曲
单片机开发 简单档位计,可根据需要改编成计数器或其它需测速显示设备上.
简单档位计,可根据需要改编成计数器或其它需测速显示设备上.
其他 该程序实现一个频率计
该程序实现一个频率计，测量范围：1-49999999赫兹，用8为数码管扫描显示出被测信号的频率。
INT_DIV模块用于对系统的频率进行分频，此模块的输出信号为被测信号的频率，可以自己设定分频系数，验证频率计的功能，实际应用中，可去掉此模块，直接把待测信号加到CLKCIN端即可。
MYPINLVJI模块是实现频率计的主程序，对系统时 ...
文件格式 附件为一条线路的典型数据,包括了线路接线,配电变压器的容量安装位置 线路一年的逐月电量和日负荷曲线表,有些表的空的数据你要填上 变压器上所带负荷按线路的总负荷对容量分配, 假定线路没有安装
附件为一条线路的典型数据,包括了线路接线,配电变压器的容量\安装位置
线路一年的逐月电量和日负荷曲线表,有些表的空的数据你要填上
变压器上所带负荷按线路的总负荷对容量分配,
假定线路没有安装补偿设备.
VHDL/FPGA/Verilog 简单的数字频率计
简单的数字频率计，source为输入，可以测量其频率，在maxplux中使用，需要标准的1hz时钟信号。