搜索结果

找到约 31 项符合 apex 的查询结果

技术资料 SDRAM控制器中引文对照

SDR SDRAM控制器提供了一个符合工业标准的SDR SDRAM的简单接口,该控制器可以使用Verilog HDL 或者VHDL语言来实现,同时针对Altera的APEX构架进行了优化
https://www.eeworm.com/dl/964934.html
下载: 7
查看: 4368

技术资料 脉宽调制( PWM) 型功放—SA60

SA60 是美国Apex 公司生产的大功率脉宽调制型功放, 具有效率高, 输出电流大, H 桥驱动负载等特点。本文介绍了该功放的引脚功能和工作过程,并给出了应用实例。
https://www.eeworm.com/dl/922985.html
下载: 2
查看: 3692

技术资料 大功率运放PA61的应用

PA61 是美国Apex 公司新推出的功率放大器模块,它具有输出功率大、精度高、稳定性好、低漂移等优点,本文主要介绍了PA61 的基本参数及应用实例。
https://www.eeworm.com/dl/930568.html
下载: 3
查看: 9860

技术资料 脉宽调制功率放大器SA03在电机控制中的应用

SA03是由美国APEX公司生产的高性能脉宽调制功率放大器.文中介绍了SA03的基本特性和应用注意事项,给出了SA03在直流电机双环调速系统中的应用系统框图.
https://www.eeworm.com/dl/922852.html
下载: 9
查看: 1215

技术资料 用于电力载波机功率驱动的高速大电流运算放大器PA19及其应用

PA19是美国APEX公司生产的一种功率运算放大器.可用于高压、高速、宽频带信号的功率放大.文中介绍了它的管脚分布和主要特点,给出了其在电力载波机功率驱动方面的应用电路.
https://www.eeworm.com/dl/906424.html
下载: 2
查看: 3033

技术资料 SHARC阵列板的VMEBus通信分析与应用

·摘要:  分析在Apex软件环境下,SHARC处理器阵列板与MVME2700单板机基于VME总线的交互通信机制;利用该机制在VxWorks[1]操作系统下,实现MVME2700单板机对DSP阵列板的被动触发式工作时序控制.  
https://www.eeworm.com/dl/956581.html
下载: 1
查看: 6752

技术资料 功率放大器PA34及其应用

PA34是APEX公司新推出的大功率运算放大器,它具有输入共模范围宽、电源电压范围大、效率高、失真小等特点,可用来完成音响功放以及半桥式全桥电机的驱动.文中介绍了PA34的特点、性能以及在双向电机驱动
https://www.eeworm.com/dl/925985.html
下载: 1
查看: 6495

教程资料 ref sdr sdram vhdl代码

ref-sdr-sdram-vhdl代码 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. ...
https://www.eeworm.com/dl/fpga/doc/32718.html
下载: 26
查看: 1118

可编程逻辑 ref sdr sdram vhdl代码

ref-sdr-sdram-vhdl代码 SDR SDRAM Controller v1.1 readme.txt This readme file for the SDR SDRAM Controller includes information that was not incorporated into the SDR SDRAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. ...
https://www.eeworm.com/dl/kbcluoji/40394.html
下载: 103
查看: 1097

其他书籍 关于FPGA流水线设计的论文 This work investigates the use of very deep pipelines for implementing circuits in

关于FPGA流水线设计的论文 This work investigates the use of very deep pipelines for implementing circuits in FPGAs, where each pipeline stage is limited to a single FPGA logic element (LE). The architecture and VHDL design of a parameterized integer array multiplier is presented and also an IEEE 754 ...
https://www.eeworm.com/dl/542/179429.html
下载: 116
查看: 1081