搜索结果

找到约 1,024 项符合 Xilinx-XUPV 的查询结果

书籍 eetop.cn_XILINX+ISE+14.5设计教程

FGPA设计教程经典 XILINX设计教程
https://www.eeworm.com/dl/514825.html
下载: 3
查看: 18

手册 xilinx vcu118 user guide

virtex ultra scale plus 16nm vcu 188 board user guide. For high speed and ultra scale design prototype.
https://www.eeworm.com/dl/515083.html
下载: 1
查看: 85

手册 Xilinx_ug475_7Series_Pkg_Pinout

Xilinx 7代FPGA系列引脚信息描述
https://www.eeworm.com/dl/515165.html
下载: 3
查看: 793

源码 zc7020 开发板 设计文档

xilinx zc7020 开发板  设计文档
https://www.eeworm.com/dl/515754.html
下载: 2
查看: 27

手册 EGO1用户手册

EGO1 是依元素科技基于 Xilinx Artix-7 FPGA 研发的便携式数模混合基础教 学平台。EGO1 配备的 FPGA (XC7A35T-1CSG324C)具有大容量高性能等特点, 能实现较复杂的数字逻辑设计;在 FPGA 内可以构建 MicroBlaze 处理器系统, 可进行 SoC 设计。该平台拥有丰富的外设,以及灵活的通用扩展接口。 ...
https://www.eeworm.com/dl/515902.html
下载: 4
查看: 2200

技术资料 FPGA设计高级技巧

华为的FPGA高级技巧xilinx                                            
https://www.eeworm.com/dl/517199.html
下载: 1
查看: 60

经验 VIVADO集成开发环境时序约束

本文主要介绍如何在Vivado设计套件中进行时序约束,原文出自Xilinx中文社区。 Vivado软件相比于ISE的一大转变就是约束文件,ISE软件支持的是UCF(User Constraints File),而Vivado软件转换到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(Synopsys Design Constraints)标准,另外集成了Xilinx的一些约束标准,可 ...
https://www.eeworm.com/dl/517755.html
下载: 1
查看: 226

源码 pci IP核VHDL

国际著名Xilinx公司原版PCI IP核,完全兼容PCIv2.1,可放心应用
https://www.eeworm.com/dl/518923.html
下载: 1
查看: 31

源码 pci 源码VHDL

Xilinx公司PCI源码,可直接使用。完全兼容PCIv2.2
https://www.eeworm.com/dl/518924.html
下载: 1
查看: 40

教程 赛灵思原语

原语是 Xilinx 针对其器件特征开发的一系列常用模 块的名字,用户可以将其看成 Xilinx 公司为用户提供的库函数,类似于 C++ 中的“cout”等关键字,是芯片中的基本元件,代表 FPGA 中实际拥有的硬件逻 辑单元
https://www.eeworm.com/dl/520209.html
下载: 1
查看: 17