搜索结果
找到约 5,001 项符合
Verilog HDL 的查询结果
按分类筛选
- 全部分类
- 技术资料 (1821)
- VHDL/FPGA/Verilog (1576)
- 学术论文 (162)
- 教程资料 (135)
- 其他书籍 (121)
- 其他 (109)
- 可编程逻辑 (96)
- 嵌入式/单片机编程 (91)
- 其他嵌入式/单片机内容 (91)
- 单片机开发 (71)
- VIP专区 (42)
- VHDL/Verilog/EDA源码 (39)
- 源码 (37)
- 微处理器开发 (37)
- 串口编程 (32)
- 技术书籍 (29)
- 软件设计/软件工程 (29)
- 加密解密 (25)
- 汇编语言 (25)
- 通讯/手机编程 (24)
- 电子书籍 (23)
- 系统设计方案 (23)
- 精品软件 (17)
- 技术教程 (15)
- 文章/文档 (15)
- 操作系统开发 (14)
- 书籍源码 (14)
- 教程资料 (14)
- 中间件编程 (13)
- 书籍 (12)
- 文件格式 (12)
- 教程 (11)
- ALTERA FPGA开发软件 (11)
- 编译器/解释器 (11)
- 单片机编程 (10)
- USB编程 (10)
- 并行计算 (10)
- 压缩解压 (9)
- DSP编程 (8)
- 软件工程 (8)
- Linux/Unix编程 (8)
- *行业应用 (7)
- 数学计算 (6)
- 其他文档 (5)
- EDA相关 (5)
- 嵌入式综合 (5)
- allegro (5)
- 行业发展研究 (5)
- 应用设计 (4)
- 开发工具 (4)
- 实用工具 (4)
- 教程资料 (4)
- Internet/网络编程 (4)
- 无线通信 (3)
- 教材/考试/认证 (3)
- 资料/手册 (3)
- Mentor (3)
- SCSI/ASPI (3)
- 通讯编程文档 (3)
- 数据结构 (3)
- matlab例程 (3)
- 并口编程 (3)
- VC书籍 (3)
- RFID编程 (3)
- 论文 (2)
- FPGA (2)
- 电子书籍 (2)
- PCB相关 (2)
- 行业应用文档 (2)
- 设计相关 (2)
- 仿真技术 (2)
- 模拟电子 (2)
- FPGA (2)
- 技术管理 (2)
- 家庭/个人应用 (2)
- Windows CE (2)
- GPS编程 (2)
- 人物传记/成功经验 (2)
- 软件 (1)
- 经验 (1)
- 其他 (1)
- C/C++语言编程 (1)
- 经验分享 (1)
- 数值算法/人工智能 (1)
- 驱动程序 (1)
- 数据库系统 (1)
- 测试测量 (1)
- 集成开发环境 (1)
- 通信网络 (1)
- Genesis (1)
- 游戏 (1)
- 编辑器/阅读器 (1)
- 网络 (1)
- 传真(Fax)编程 (1)
- 金融证券系统 (1)
- 人工智能/神经网络 (1)
- Delphi控件源码 (1)
- 其他行业 (1)
- 邮电通讯系统 (1)
- 3G开发 (1)
可编程逻辑 手把手教你学CPLD/FPGA与单片机联合设计(前3章)
手把手教你学CPLD/FPGA与单片机联合设计（前3章）
作者：周兴华；出版社： 北京航空航天大学出版社
内容简介：本书以实践（实验）为主线，以生动短小的实例为灵魂，穿插介绍了Verilog HDL语言的语法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）设计开发编程。理论与实践紧密结合，由浅入深、循序渐 ...
技术资料 Xilinx与iMPACT的用法
关于Xilinx IS（14.2）简单使用方法介绍安装ISE软件基本上是一路点击鼠标就是，但必须安装注册表文件，可在网上查找，可能是一个生成注册表文件或注册表文件（license），功能仿真是在设计输入后进行；时序仿真是在逻辑综合后或布局布线后进行。（系统差不多占20GB硬盘）1创建工程文件（New Projiect）File New Projiect。 ...
技术资料 基于FPGA的GPS多径实验平台.rar
本文实现了GPS多径处理的设计方案，研究GPS多径现象对接收机的影响。该方案使用FPGA构成硬件系统实现的平台。 首先，回顾了GPS技术国内外的发展现状，简单介绍了多径衰落现象的特性和GPS接收机的捕获基本原理，在详细分析了多径产生的原因后提出FPGA为基础的实验平台。 针对多径处理的需要，使用Verilog HDL语言设计了运用 ...
技术资料 基于FPGA的JPEG2000提升格式小波变换结构研究
90年代中期,Wim Sweldens等人提出了提升格式(Lifting Scheme)的离散小波变换算法.根据JPEG2000的声明模型(Verification Model,VM)版本8.5,符合标准规定的两种滤波器,一种是5/3滤波器,它适用于无损压缩,另一种是9/7滤波器,它适用于有损压缩.9/7滤波器是根据Daubieches找到的Daubieehes小波母函数设计而成的.该论文提出一种根 ...
教程资料 Virtex-5 GTP Transceiver Wizar
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standa ...
可编程逻辑 Virtex-5 GTP Transceiver Wizar
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standa ...
教程资料 XAPP424 - 嵌入式JTAG ACE播放器
This application note contains a reference design consisting of HDL IP and Xilinx AdvancedConfiguration Environment (ACE) software utilities that give designers great flexibility increating in-system programming (ISP) solutions. In-system programming support allowsdesigners to revise existing desi ...
可编程逻辑 XAPP424 - 嵌入式JTAG ACE播放器
This application note contains a reference design consisting of HDL IP and Xilinx AdvancedConfiguration Environment (ACE) software utilities that give designers great flexibility increating in-system programming (ISP) solutions. In-system programming support allowsdesigners to revise existing desi ...
技术资料 Topweaver 1.1
提供了很好的频率合成方法一个很好用的ＨＤＬ设计工具，能够自动将子模块聚合成一个顶层文件，DLL/PLL资源为我们提供了很好的频率合成方法。但是一些时候人们依然通过编写HDL代码来实现时钟的分频，以实现特殊的分频系数，可调节的占空比和其它DLL/PLL不容易实现的功能。 ...