搜索结果
找到约 4,703 项符合
Verilog 的查询结果
按分类筛选
- 全部分类
- 技术资料 (1714)
- VHDL/FPGA/Verilog (1516)
- 学术论文 (146)
- 教程资料 (122)
- 其他书籍 (108)
- 其他 (106)
- 嵌入式/单片机编程 (87)
- 其他嵌入式/单片机内容 (87)
- 可编程逻辑 (78)
- 单片机开发 (66)
- VIP专区 (41)
- VHDL/Verilog/EDA源码 (39)
- 源码 (36)
- 微处理器开发 (36)
- 串口编程 (32)
- 技术书籍 (26)
- 加密解密 (25)
- 软件设计/软件工程 (25)
- 通讯/手机编程 (24)
- 汇编语言 (23)
- 电子书籍 (20)
- 系统设计方案 (19)
- 技术教程 (15)
- 操作系统开发 (14)
- 书籍源码 (14)
- 教程资料 (14)
- 文章/文档 (13)
- 书籍 (12)
- 文件格式 (12)
- 编译器/解释器 (11)
- 中间件编程 (11)
- 教程 (10)
- 并行计算 (10)
- 单片机编程 (9)
- 压缩解压 (9)
- USB编程 (9)
- 软件工程 (8)
- Linux/Unix编程 (8)
- DSP编程 (7)
- *行业应用 (7)
- 数学计算 (6)
- 精品软件 (6)
- 其他文档 (5)
- 应用设计 (4)
- EDA相关 (4)
- 开发工具 (4)
- 实用工具 (4)
- 嵌入式综合 (4)
- allegro (4)
- Internet/网络编程 (4)
- 行业发展研究 (4)
- 无线通信 (3)
- 教材/考试/认证 (3)
- 资料/手册 (3)
- ALTERA FPGA开发软件 (3)
- 教程资料 (3)
- SCSI/ASPI (3)
- 通讯编程文档 (3)
- 数据结构 (3)
- matlab例程 (3)
- 并口编程 (3)
- VC书籍 (3)
- RFID编程 (3)
- 论文 (2)
- FPGA (2)
- 电子书籍 (2)
- 行业应用文档 (2)
- 设计相关 (2)
- 仿真技术 (2)
- 模拟电子 (2)
- FPGA (2)
- Mentor (2)
- 技术管理 (2)
- 家庭/个人应用 (2)
- Windows CE (2)
- GPS编程 (2)
- 人物传记/成功经验 (2)
- 软件 (1)
- 经验 (1)
- 其他 (1)
- PCB相关 (1)
- C/C++语言编程 (1)
- 经验分享 (1)
- 数值算法/人工智能 (1)
- 驱动程序 (1)
- 数据库系统 (1)
- 测试测量 (1)
- 集成开发环境 (1)
- 通信网络 (1)
- 编辑器/阅读器 (1)
- 网络 (1)
- 传真(Fax)编程 (1)
- 金融证券系统 (1)
- 人工智能/神经网络 (1)
- Delphi控件源码 (1)
- 其他行业 (1)
- 邮电通讯系统 (1)
- 3G开发 (1)
技术资料 空间对接装置通用算法的FPGA实现
本文简述空间对接的基本概念，对空间对接装置中的通用算法，包括预处理、自动门限和隔点差分的FPGA 实现进行了详尽的分析，对VHDL 与Verilog HDL 两种硬件描述语言的区别加以
技术资料 Altera Quartus II 电路图设计教程英文原版
本资料适合英语能力强的专业电子工程师，本资料介绍使用Altera公司的开发工具Quartus II 进行基本电路图开发的过程，其中包括基本电路图的设计，波形向量函数的生成，verilog代码的编辑和验证，以及FPGA对应引脚的分配。
技术资料 FPGA串口通信
FPGA实现RS-232串口收发的仿真过程（Quartus+Synplify+ModelSim）(2007-09-11 12:17:37)
结合FPGA的开发流程，主要走了以下几步：
1. 文本程序输入（Verilog HDL）
2. 功能仿真（ModelSim，查看逻辑功能是否正确，要写一个Test Bench）
技术资料 FPGA数码管动态显示
掌握FPGA数码管动态显示的精髓，这份Verilog代码经过多个项目实战验证，可直接应用于生产环境。支持1到9的数字显示，适用于各种嵌入式系统和硬件开发需求，是提升项目稳定性和性能的理想选择。
学术论文 适用于H.264视频解码器的VLD设计
设计了一种适合于H.264 的变字长解码器根据码流特点进行模块划分减少硬件开销采用并行结构解NAL 包解码效率高采用了桶形移位器进行并行解码每个时钟解一个码字采用Verilog 语言进行设计仿真并通过
其他 文通过ALTERA公司的quartus II软件
文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。 ...
技术资料 《阿东 手把手教你学FPGA》完美公开版
本书主要讲解FPGA的程序设计,以一款热销的FPGA开发板为例,介绍学习FPGA和使用Verilog,以及FPGA开发板的硬件配置,重点是第3章的16个典型实例程序,由简单到复杂,最后是FPGA的设计心得。
技术资料 适用于H.264视频解码器的VLD设计
设计了一种适合于H.264 的变字长解码器根据码流特点进行模块划分减少硬件开销采用并行结构解NAL 包解码效率高采用了桶形移位器进行并行解码每个时钟解一个码字采用Verilog 语言进行设计仿真并通过
技术资料 Master statemachine
直接适用于生产环境的Verilog状态机代码，经过多个项目验证与优化，确保稳定性和高效性。无论是在复杂系统控制还是在数据处理中，都能提供可靠的解决方案。适合需要高质量、可维护状态机设计的工程师。