搜索结果
找到约 55,897 项符合
Verilog实现 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (350)
- 学术论文 (137)
- 技术资料 (42)
- VIP专区 (36)
- 教程资料 (33)
- 其他嵌入式/单片机内容 (23)
- 其他 (19)
- 嵌入式/单片机编程 (18)
- 单片机开发 (16)
- 可编程逻辑 (15)
- 加密解密 (13)
- 通讯/手机编程 (11)
- 微处理器开发 (10)
- VHDL/Verilog/EDA源码 (10)
- 串口编程 (9)
- 源码 (8)
- 汇编语言 (6)
- 教程资料 (5)
- 其他书籍 (4)
- 编译器/解释器 (4)
- 并行计算 (4)
- 操作系统开发 (4)
- 系统设计方案 (4)
- 技术书籍 (3)
- 单片机编程 (3)
- 嵌入式综合 (3)
- 软件设计/软件工程 (3)
- 软件工程 (3)
- DSP编程 (3)
- 中间件编程 (3)
- 开发工具 (2)
- 数学计算 (2)
- Internet/网络编程 (2)
- 家庭/个人应用 (2)
- 其他文档 (1)
- 行业应用文档 (1)
- 资料/手册 (1)
- Mentor (1)
- 通信网络 (1)
- 无线通信 (1)
- 实用工具 (1)
- 测试测量 (1)
- EDA相关 (1)
- *行业应用 (1)
- 数据结构 (1)
- 通讯编程文档 (1)
- USB编程 (1)
- 电子书籍 (1)
- 压缩解压 (1)
- 数据库系统 (1)
- 书籍源码 (1)
- 其他行业 (1)
- VC书籍 (1)
- Linux/Unix编程 (1)
- 文章/文档 (1)
- 教程 (1)
- 应用设计 (1)
- 其他 (1)
VHDL/FPGA/Verilog verilog加法器,附加测试文件 可用modelsim 仿真实现
verilog加法器,附加测试文件
可用modelsim 仿真实现
其他嵌入式/单片机内容 采用冒泡排序的方式在verilog中实现
采用冒泡排序的方式在verilog中实现，从而可以实现信号的有序输出，为控制设备提供有序信号。
VHDL/FPGA/Verilog fpga功能实现有限字长响应FIR 用verilog编写
fpga功能实现有限字长响应FIR
用verilog编写
VHDL/FPGA/Verilog 数字时钟显示模块,用VERILOG HDL 实现
数字时钟显示模块,用VERILOG HDL 实现
其他书籍 从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog
从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog
DSP编程 针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DS
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计,
分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DSP 和
CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks 和Windows
驱动开发包DDK 进行开发, 具有很好的通用性和可移植性。 ...
其他嵌入式/单片机内容 用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频.
用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频.
其他嵌入式/单片机内容 用verilog语言设计自动售报机,可以实现按键需求,币值选择.
用verilog语言设计自动售报机,可以实现按键需求,币值选择.
其他嵌入式/单片机内容 采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
采用等精度测频原理的频率计的程序与仿真,用verilog语言实现,可以仿真综合得到所想时序!
其他嵌入式/单片机内容 verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!
verilog语言实现方波模块设计,可以仿真综合,可以得到理想的时序波形!