搜索结果
找到约 1,721 项符合
VKTEK元泰 的查询结果
交通/航空行业 本程序是关于四元数法捷联惯导解算算法的matlab程序组合包
本程序是关于四元数法捷联惯导解算算法的matlab程序组合包，其中包括滤波初始对准仿真，罗经法初始对准仿真，捷联惯导解算仿真，组合卡尔曼滤波等演示程序及其必需的参数矩阵转换程序，程序算法皆是本人通过大量阅读捷联惯导经典论文书籍编写的，经过调试已经通过，所得圆锥误差，划桨误差与秦永元所编惯性导航一书相符，可 ...
其他 经典的MATLAB编写的日历时钟设计元程序代码。
经典的MATLAB编写的日历时钟设计元程序代码。
编译器/解释器 出租车计费系统的设计 2.1 出租车计费器工作原理 实际中出租车的计费工作原理一般分成3个阶段： （1）车起步开始计费。首先显示起步价（本次设计起步费为7.00元）,车在
出租车计费系统的设计
2.1 出租车计费器工作原理
实际中出租车的计费工作原理一般分成3个阶段：
（1）车起步开始计费。首先显示起步价（本次设计起步费为7.00元）,车在行驶3 km以内，只收起步价7.00元。
（2）车行驶超过3 km后,按每公里2.2元计费（在7.00元基础上每行驶1 km车费加2.2元）,车费依次累加。
...
VHDL/FPGA/Verilog 曼彻斯特编码技术用电压的变化表示0和1。规定在每个码元中间发生跳变。高→ 低的跳变表示0
曼彻斯特编码技术用电压的变化表示0和1。规定在每个码元中间发生跳变。高→ 低的跳变表示0，低→ 高的跳变表示为1。每个码元中间都要发生跳变，接收端可将此变化提取出来作为同步信号，使接收端的时钟与发送设备的时钟保持一致 ...
VHDL/FPGA/Verilog 32位元浮点数加法器,用于以VHDL编写的32位元CPU
32位元浮点数加法器,用于以VHDL编写的32位元CPU
VHDL/FPGA/Verilog 32位元浮点CPU,用VHDL语言以类似组合语言的方式写成
32位元浮点CPU,用VHDL语言以类似组合语言的方式写成
VHDL/FPGA/Verilog 16位元浮点数CPU,可作运算,以VHDL编写
16位元浮点数CPU,可作运算,以VHDL编写
matlab例程 由切比雪夫权值矢量及阵元间距画波束方向图：有x输入
由切比雪夫权值矢量及阵元间距画波束方向图：有x输入，计算该方向的值,否则计算所有方向的值，画出方向图
微处理器开发 立于泰开发资料学习用
立于泰开发资料学习用，如发生侵权纠纷概不负责。
微处理器开发 针对立于泰开发板的嵌入式开发文档
针对立于泰开发板的嵌入式开发文档，给初学嵌入式的人更多资料！