搜索结果
找到约 4,945 项符合
VHDL-Cookbook 的查询结果
VHDL/FPGA/Verilog ASK调制VHDL程序及仿真 基于VHDL硬件描述语言
ASK调制VHDL程序及仿真 基于VHDL硬件描述语言,对基带信号进行ASK振幅调制
VHDL/FPGA/Verilog MASK调制VHDL程序与仿真 基于VHDL硬件描述语言
MASK调制VHDL程序与仿真 基于VHDL硬件描述语言,对基带信号进行MASK调制
VHDL/FPGA/Verilog CPSK调制VHDL程序及仿真 基于VHDL硬件描述语言
CPSK调制VHDL程序及仿真 基于VHDL硬件描述语言,对基带信号进行调制
VHDL/FPGA/Verilog 用VHDL编写的由FPGA控制SDRAM的存储控制程序
用VHDL编写的由FPGA控制SDRAM的存储控制程序
书籍源码 这是VHDL数字系统设计的试验指导书
这是VHDL数字系统设计的试验指导书,里面有许多好的例子。
VHDL/FPGA/Verilog 基于FPGA的直接数字合成器的设计与分析的代码程序,代码格式为VHDL
基于FPGA的直接数字合成器的设计与分析的代码程序,代码格式为VHDL
VHDL/FPGA/Verilog 16位1024点FFT的VHDL语言实现
16位1024点FFT的VHDL语言实现
VHDL/FPGA/Verilog 1024点8位FFT的VHDL语言实现方式
1024点8位FFT的VHDL语言实现方式,大家可以参考一下。
VHDL/FPGA/Verilog 数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
VHDL/FPGA/Verilog 这是一个用VHDL层次化设计的一个九九乘法表源文件,还包含仿真波形
这是一个用VHDL层次化设计的一个九九乘法表源文件,还包含仿真波形