搜索结果
找到约 1,507 项符合
VGA时序 的查询结果
按分类筛选
VHDL/FPGA/Verilog Pong is a mixed schematic, VHDL, Verilog project featuring the PS2 and VGA monitor connections of
Pong is a mixed schematic, VHDL, Verilog project featuring the PS2 and VGA monitor connections of
the Xilinx\Digilent Spartan-3 demo board.
技术管理 Send and image for the VGA port
Send and image for the VGA port
单片机开发 运用单片机实现时序输出,daddadasdad
运用单片机实现时序输出,daddadasdad
VHDL/FPGA/Verilog This is vga controller write in vhdl xilinx ise Connect your vga monitor and view many color in mon
This is vga controller write in vhdl xilinx ise
Connect your vga monitor and view many color in moniotr
其他书籍 计算机接口通识大全,收集了计算机大部分通用接口,详细介绍我们常用的接口的用途如USB IEEE1394 VGA DVI PCI PCI-E S_video 等近百种接口的定义 规格及参数. 在
计算机接口通识大全,收集了计算机大部分通用接口,详细介绍我们常用的接口的用途如USB IEEE1394 VGA DVI PCI PCI-E S_video 等近百种接口的定义 规格及参数.
在华硕电脑工作快5年了,本人(任PE一职)做笔记本,在网上收集了些资料,自己工作之余做了一下整理,本来是用来给新近员工做基础教育用的,现拿出来分享,同大家一起学习 ...
通讯编程文档 MMCSDTimming MMC卡的时序图
MMCSDTimming MMC卡的时序图，比起SD规范又臭又长的文档，要简洁的多了。SD卡也可以以此作为参考
VHDL/FPGA/Verilog 采用Verilog hel语言实现VGA的驱动
采用Verilog hel语言实现VGA的驱动，非常实用的源程序，有工程，晶振为有源晶振50的
文章/文档 介绍了IIR 滤波器的FPGA 实现方法,给出了 IIR 数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA 器件实现了IIR 数字滤波。
介绍了IIR 滤波器的FPGA 实现方法,给出了 IIR 数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA 器件实现了IIR 数字滤波。
VHDL/FPGA/Verilog 对于设计VGA接口非常有帮助
对于设计VGA接口非常有帮助，无需专门的VGA芯片，设计实现方便
汇编语言 自己调试的51 IO口模拟IIC总线时序程序
自己调试的51 IO口模拟IIC总线时序程序，测试成功，完成基本的发送接收函数