搜索结果
找到约 1,507 项符合
VGA时序 的查询结果
按分类筛选
微处理器开发 TI jtag时序芯片8990的详细讲解
TI jtag时序芯片8990的详细讲解，想学习的可以来
VHDL/FPGA/Verilog FSCQ1565RP J TAG驱动算法是MCU 以J TAG模式配置FPGA 的关 键。算法调用SVF 配置文件,解释其中的语法规范,生成严 格的TAP 总线时序,驱动MCU 的通用I/ O
FSCQ1565RP
J TAG驱动算法是MCU 以J TAG模式配置FPGA 的关
键。算法调用SVF 配置文件,解释其中的语法规范,生成严
格的TAP 总线时序,驱动MCU 的通用I/ O 管脚来完成对
FPGA 的配置。其中TAP 时序是算法设计和实现调试的一
个主要方面,时序关系[ 2 ]如图3 所示。 ...
VHDL/FPGA/Verilog Altera cyclone ep1c6对sram idt71系列的读写时序控制
Altera cyclone ep1c6对sram idt71系列的读写时序控制
VHDL/FPGA/Verilog 用VHDL描述的74ls163,模拟实现其时序逻辑功能
用VHDL描述的74ls163,模拟实现其时序逻辑功能
VHDL/FPGA/Verilog 用fpga实现vga的显示
用fpga实现vga的显示，很好的。能用。分辨率可达1024*680
其他 自己写的SD卡读写程序。适用于初学者。是自己根据SD时序编写的代码。希望能对初学者有帮助。
自己写的SD卡读写程序。适用于初学者。是自己根据SD时序编写的代码。希望能对初学者有帮助。
VHDL/FPGA/Verilog 设计并调试好一个VGA彩条信号发生器
设计并调试好一个VGA彩条信号发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。
设计思路
由系统提供的时钟源引入 ...
VHDL/FPGA/Verilog xilinx fpga 做VGA驱动信号的Verilog原代码,ise版本9.2,
xilinx fpga 做VGA驱动信号的Verilog原代码,ise版本9.2,
VHDL/FPGA/Verilog VGA的verilog hdl 程序
VGA的verilog hdl 程序，完成显示长条状显示不同颜色