搜索结果
找到约 1,507 项符合
VGA时序 的查询结果
按分类筛选
DSP编程 主要用于时序分析,无论是ASIC还是FPGA以及DSP都很有效的.欢迎大家使用
主要用于时序分析,无论是ASIC还是FPGA以及DSP都很有效的.欢迎大家使用
VHDL/FPGA/Verilog 用Verilog HDL编写的VGA显示驱动程序
用Verilog HDL编写的VGA显示驱动程序
VHDL/FPGA/Verilog 基于FPGA嵌入式开发实现的VGA接口
基于FPGA嵌入式开发实现的VGA接口，已经验证通过。
VHDL/FPGA/Verilog 程序实现的功能是在VGA显示器上显示彩色条纹
程序实现的功能是在VGA显示器上显示彩色条纹，共8种颜色，可以使用嵌入式逻辑分析仪观测信号。
单片机开发 *51单片机时序总驱动 *包括并口的6800和8080,串口的I2C,SPI,1-WIRE *所有片选由上层驱动完成(I2C,1-wire为总线选择)
*51单片机时序总驱动
*包括并口的6800和8080,串口的I2C,SPI,1-WIRE
*所有片选由上层驱动完成(I2C,1-wire为总线选择)
单片机开发 以DS1820的使用方法为例子介绍了一线总线的时序、使用方法
以DS1820的使用方法为例子介绍了一线总线的时序、使用方法
其他书籍 CMOS VGA(640X480)camerachip sensor,controlled through the Serial Camera Control Bus(SCCB) interface.
CMOS VGA(640X480)camerachip sensor,controlled through the Serial Camera Control Bus(SCCB) interface.
系统设计方案 关于DDR SDRAM的详细原理和时序分析,对于开发设计有很大使用价值
关于DDR SDRAM的详细原理和时序分析,对于开发设计有很大使用价值
Java编程 这是以前做的一个项目 内有项目分析 时序图也有 是基于ssh框架的一个统计系统
这是以前做的一个项目 内有项目分析 时序图也有 是基于ssh框架的一个统计系统
VHDL/FPGA/Verilog The VGA example generates a 320x240 diffusion-limited-aggregation (DLA) on Altera DE2 board. A DLA i
The VGA example generates a 320x240 diffusion-limited-aggregation (DLA) on Altera DE2 board. A DLA is a clump formed by sticky particles adhering to an existing structure. In this design, we start with one pixel at the center of the screen and allow a random walker to bounce around the screen until ...