搜索结果
找到约 1,507 项符合
VGA时序 的查询结果
按分类筛选
数值算法/人工智能 炼钢浇注的时序规划算法
炼钢浇注的时序规划算法，有详细的程序注释，希望对大家有用
单片机开发 DS12CR887万年历四种程序(MOTOROLA）时序和(INTEL)时序
DS12CR887万年历四种程序(MOTOROLA）时序和(INTEL)时序，接1602液晶和12864液晶显示
单片机开发 24C02的读写时序和源码
24C02的读写时序和源码，经测试能用，可以向24CXX推广。
VHDL/FPGA/Verilog VGA显示接口的verilog控制程序。用于VGA显示器的控制驱动
VGA显示接口的verilog控制程序。用于VGA显示器的控制驱动
VHDL/FPGA/Verilog 利用LMP的20bit counter,比自带的cout进位要快的多。已经同错综合和时序仿真。
利用LMP的20bit counter,比自带的cout进位要快的多。已经同错综合和时序仿真。
DSP编程 在DSP上实现I2C的时序
在DSP上实现I2C的时序，通过编译，可以直接调用读写E2PROM，欢迎大家下载
其他 VGA的硬件接口定义
VGA的硬件接口定义，方便大家作为速查资料
微处理器开发 基于STM32F的模拟IIC时序。从STM32F的官方范例"IOToggle_key"改写而来
基于STM32F的模拟IIC时序。从STM32F的官方范例"IOToggle_key"改写而来，其中删除Library文件夹，请自行添加。
VHDL/FPGA/Verilog 自己编的VGA彩条信号发生器verilog ise环境
自己编的VGA彩条信号发生器verilog ise环境
VHDL/FPGA/Verilog 有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的.
练习三 利用条件语句实现计数分频时序电路
实验目的：
1. 掌握条件语句在简单时序模块设计中的使用；
2. 学习在Verilog模块中应用计数器；
3. 学习测试模块的编写、综合和不同层次的仿真。
练习四 阻塞赋值与非阻塞赋值的区别
实验目的：
1． 通过实验，掌握阻塞赋值与 ...