搜索结果

找到约 1,507 项符合 VGA时序 的查询结果

VHDL/FPGA/Verilog VGA图象显示控制器设计,实现在VGA显示器上显示图象.

VGA图象显示控制器设计,实现在VGA显示器上显示图象.
https://www.eeworm.com/dl/663/174613.html
下载: 153
查看: 1031

VHDL/FPGA/Verilog FPGA EP2C5 VGA 使用verilogHdl

FPGA EP2C5 VGA 使用verilogHdl
https://www.eeworm.com/dl/663/174794.html
下载: 35
查看: 1045

其他 自己编写的用于时序分析的matlab源码,可以用于故障分析与诊断,

自己编写的用于时序分析的matlab源码,可以用于故障分析与诊断,
https://www.eeworm.com/dl/534/175685.html
下载: 122
查看: 1041

VHDL/FPGA/Verilog 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节

同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节,在发送中出现5个1时插入一个0,在四个数据发送结束而下一次同步没有开始之前,发送7FH,这时中间不需要插入零 ...
https://www.eeworm.com/dl/663/179063.html
下载: 187
查看: 1116

VHDL/FPGA/Verilog 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节

同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节,在发送中出现5个1时插入一个0,在四个数据发送结束而下一次同步没有开始之前,发送7FH,这时中间不需要插入零 ...
https://www.eeworm.com/dl/663/179065.html
下载: 27
查看: 1070

中间件编程 OV9655 Sensor VGA尺寸下的寄存器配置值,由OV公司提供,经实际验证,可用!

OV9655 Sensor VGA尺寸下的寄存器配置值,由OV公司提供,经实际验证,可用!
https://www.eeworm.com/dl/682/179158.html
下载: 118
查看: 1149

单片机开发 DOS 下的VGA 转 TV的芯片控制源代码,汇编编写.可直接使用

DOS 下的VGA 转 TV的芯片控制源代码,汇编编写.可直接使用
https://www.eeworm.com/dl/648/180538.html
下载: 149
查看: 1049

Linux/Unix编程 VGA 转换 Tv Out源代码,在型号为 Matrox G400Dh的显示卡的基础上编程

VGA 转换 Tv Out源代码,在型号为 Matrox G400Dh的显示卡的基础上编程
https://www.eeworm.com/dl/619/180540.html
下载: 200
查看: 1029

汇编语言 国外 Menuet OS 内核(包括各种驱动TCP UDP VGA Ethernet等)

国外 Menuet OS 内核(包括各种驱动TCP UDP VGA Ethernet等),最重要的是全是用汇编实现的,牛吧!
https://www.eeworm.com/dl/644/183991.html
下载: 133
查看: 1050

其他嵌入式/单片机内容 Ad9882.c analog公司VGA/DVI AD芯片源码

Ad9882.c analog公司VGA/DVI AD芯片源码
https://www.eeworm.com/dl/687/184315.html
下载: 192
查看: 1066