搜索结果
找到约 1,507 项符合
VGA时序 的查询结果
按分类筛选
教程资料 《EDA原理及应用》（何宾教授）课件 PPT
第1章-EDA设计导论
第2章-可编程逻辑器件设计方法
第3章-VHDL语言基础
第4章-数字逻辑单元设计
第5章-VHDL高级设计技术
第6章-基于HDL和原理图的设计输入
第7章-设计综合和行为仿真
第8章-设计实现和时序仿真
第9章-设计下载和调试
第10章-设计示例（数字钟、 ...
教程资料 Verilog_HDL_那些事儿_时序篇
很好的，经典学习资料
教程资料 七天玩转Altera：学习FPGA必经之路
七天玩转Altera：学习FPGA必经之路包括基础篇、时序篇和验证篇三个部分。
教程资料 UCF文件中时序约束的语法
应该有用吧
教程资料 基于FPGA的运动估计设计
本文采用了技术比较成熟的VHDL语言进行设计，并使用Quartus II软件进行时序仿真。由仿真结果可知，无论是在功能的实现上还是在搜索的准确性、高效性以及FPGA片上资源的利用率上，本设计方案都具有明显的优越性。
教程资料 WP370 -采用智能时钟门控技术降低动态开关功耗
 
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下 ...
教程资料 WP362-利用设计保存功能实现可重复的结果
 
FPGA 设计不再像过去一样只是作为“胶连逻辑 (Gluelogic)”了，由于其复杂度逐年增加，通常还会集成极富挑战性的 IP 核，如 PCI Express® 核等。新型设计中的复杂模块即便不作任何改变也会在满足 QoR(qualityof-result) 要求方面遇到一些困难。保留这些模块的时序非常耗时，既让人感到头疼， ...
教程资料 FPGA/CPLD与USB技术的无损图像采集卡
介绍了外置式USB无损图像采集卡的设计和实现方案，它用于特殊场合的图像处理及其相关领域。针对图像传输的特点，结合FPCA/CPLD和USB技术，给出了硬件实现框图，同时给出了PPGA/CPLD内部时序控制图和USB程序流程图，结合框图和部分程序源代码，具体讲述了课题中遇到的难点和相应的解决方案。 ...
教程资料 状态机学习心得
FSM 分两大类：米里型和摩尔型。
组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。
设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判 ...
教程资料 LTE标准下Turbo码编译码器的集成设计
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置 ...