搜索结果

找到约 5,417 项符合 VGA控制器 的查询结果

教程资料 FPGA控制VGA显示设计

VGA显示基础实验
https://www.eeworm.com/dl/fpga/doc/32293.html
下载: 131
查看: 1096

教程资料 基于FPGA的实时视频信号处理平台的设计

提出一种基于FPGA的实时视频信号处理平台的设计方法,该系统接收低帧率数字YCbCr 视频信号,对接收的视频信号进行格式和彩色空间转换、像素和,利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高,最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现,采用Alte ...
https://www.eeworm.com/dl/fpga/doc/32411.html
下载: 53
查看: 1092

教程资料 基于DSP+FPGA的磁铁电源控制器的设计

介绍了一种基于DSP和FPGA的磁铁电源控制器的设计方案,阐述了该控制器硬件系统的组成,包括信号调理电路、中间数据处理部分、后端的驱动电路。同时给出了DSP和FPGA之间通过SPI接口通信的具体流程和输出PWM波形死区部分的控制流程。设计的磁铁电源控制器有很好的控制和运算能力,同时具有很好的灵活性和可靠性。 ...
https://www.eeworm.com/dl/fpga/doc/32438.html
下载: 118
查看: 1093

教程资料 支持PCI Express的4Gbps光纤通道控制器

PCIe规范,光纤通道控制器
https://www.eeworm.com/dl/fpga/doc/32458.html
下载: 115
查看: 1073

教程资料 HDLC协议RS485总线控制器的FPGA实现

介绍了HDLC协议RS485总线控制器的FPGA实现
https://www.eeworm.com/dl/fpga/doc/32598.html
下载: 191
查看: 1139

教程资料 XAPP058 -利用嵌入式微控制器实现Xilinx系统编程

  Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时,仍能保留原始的器件引脚,从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程,设计人员可轻松升级、修改和测试设 ...
https://www.eeworm.com/dl/fpga/doc/32633.html
下载: 26
查看: 1174

教程资料 基于Actel FPGA的VGA显示控制方案

VGA 是视频图形阵列(Video Graphics Array)的简称,是IBM 于1987 年提出的一个使用模拟信号的图形显示标准。最初的VGA 标准最大只能支持640*480 分辨率的显示器,而为了适应大屏幕的应用,视频电气标准化组织VESA(Video Electronics StandardsAssociation 的简称)将VGA 标准扩展为SVGA 标准,SVGA 标准能够支持更大的分 ...
https://www.eeworm.com/dl/fpga/doc/32645.html
下载: 164
查看: 1059

教程资料 基于ARM和CPLD的高速运动控制器的开发和应用

目前运动控制主要有两种实现方式,一是使用PLC加运动控制模块来实现:二是使用PC加运动控制卡来实现。两者各有优缺点,但两者有以下共同的缺点:一是由于它们儿乎都是采用通用微控制器(MCU和DSP)来实现电机控制,由于受CPU速度的限制,以及CPU的多个进程同时处理 ...
https://www.eeworm.com/dl/fpga/doc/32676.html
下载: 80
查看: 1063

教程资料 基于FPGA的PAL-VGA转换器的实现

介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA 目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显 ...
https://www.eeworm.com/dl/fpga/doc/32691.html
下载: 145
查看: 1059

教程资料 基于FPGA的K9F4G08Flash控制器设计

设计了一种能使FPGA的主状态机直接管理Flash的控制器,该控制器具有自己的指令集和中断管理方式。用户可以根据FPGA的系统时钟对控制器进行操作,无需关心Flash对指令和数据的时序要求。控制器建立了自己的坏块管理机制,合并了一些Flash的常用关联指令,方便了用户对FPGA主状态机的设计。 ...
https://www.eeworm.com/dl/fpga/doc/32696.html
下载: 166
查看: 1037