搜索结果
找到约 223 项符合
VERILOGHDL 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (91)
- 学术论文 (35)
- 其他 (13)
- 其他书籍 (11)
- 教程资料 (7)
- 技术资料 (6)
- 精品软件 (6)
- 技术书籍 (5)
- 嵌入式/单片机编程 (5)
- 可编程逻辑 (4)
- VIP专区 (4)
- 软件设计/软件工程 (3)
- 源码 (3)
- VHDL/Verilog/EDA源码 (2)
- 技术教程 (2)
- 教程资料 (2)
- 无线通信 (2)
- 微处理器开发 (2)
- 其他嵌入式/单片机内容 (2)
- 串口编程 (2)
- 单片机开发 (2)
- 数字处理及显示 (1)
- 模拟电子 (1)
- 单片机编程 (1)
- 通信网络 (1)
- 嵌入式综合 (1)
- *行业应用 (1)
- 通讯编程文档 (1)
- 中间件编程 (1)
- 文件格式 (1)
- 汇编语言 (1)
- 文章/文档 (1)
- 电子书籍 (1)
- FPGA (1)
- 论文 (1)
学术论文 图象压缩系统中熵编解码器的FPGA设计及实现
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研 ...
学术论文 无线信道仿真和均衡器的FPGA设计与实现
本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期, ...
学术论文 IEEE 802.16a RS-CC编译码VLSI算法研究及FPGA实现
本论文依据IEEE802.16a物理层对RS-CC码的参数要求，研究了RS-CC码的高速编、译码的VLSI硬件算法，同时对FPGA开发技术进行了研究，以VerilogHDL为描述语言，在Xilinx公司的FPGA上实现了高速的RS-CC编、译码器。RS译码器中，错误位置多项式和错误值多项式的求解采用无求逆单元，并具有规则数据流、易于VLSI实现的改进的欧 ...
学术论文 OFDM系统中信道编码的FPGA实现及降低峰均比的研究
低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来，低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案，在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落，而且还存在开关噪声和窄带噪声，因此在电力线通信系统中，信道编码是不可或缺的重要组成部 ...
技术教程 基于VerilogHDL双向端口的设计与实现
fpga 设计参考资料。双向端口设计参考。
学术论文 CCSDS图像压缩算法与AES加密算法的FPGA实现研究
本文以星载图像数据的压缩与加密为背景，对CCSDS图像压缩算法和AES数据加密算法做了深入研究。文章的主要工作包括： (1)实现了CCSDS图像压缩算法的C程序，并且与SPIHT算法和JPEG2000算法在星载图像压缩领域做了简单的对比； (2)对原始CCSDS图像压缩算法进行了改进。实验结果表明，改进后的算法在提升算法性能的同时，降低了 ...
学术论文 无线信道仿真和均衡器的FPGA设计与实现
本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期, ...
学术论文 运动估计算法的FPGA仿真与实现研究
随着通信技术和计算机技术的发展，多媒体的应用与服务越来越广泛，视频压缩编码技术也随之成为非常重要的研究领域。运动估计是视频压缩编码中的一项关键技术。由于视频编码系统的复杂性主要取决于运动估计算法，因此如何找到一种可靠、快速、性能优良的运动估计算法一直是视频压缩编码的研究热点。运动估计在视频编码器中承 ...
学术论文 参数化Viterbi译码器的FPGA实现
本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不 ...
技术书籍 VerilogHDL数字设计与综合夏宇闻译（第二版）
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gatewa ...