搜索结果

找到约 3,279 项符合 VERILOG-HDL 的查询结果

可编程逻辑 基于VHDL的FPGA和Nios II实例精炼(刘福奇)

  基于VHDL的FPGA和Nios II 实例精炼【作者:刘福奇;出版社:北京航空航天大学出版社】(本书优酷视频地址:http://www.youku.com/playlist_show/id_5882081.html)   内容简介:本书分为4个部分:Quartus Ⅱ软件的基本操作、VHDL语法介绍、FPGA设计实例和Nios Ⅱ设计实例;总结了编者几年来的FPGA设计经验,力求 ...
https://www.eeworm.com/dl/kbcluoji/39201.html
下载: 89
查看: 1083

可编程逻辑 基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208,嵌入MC8051 IP Core,用C语言对MC8051 IP Core进行编程,以其作为控制核心,实现系统控制。在FPGA芯片中,利用Verilog HDL语言进行编程,设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分,实现了频率的自动测量,测量范围为0.1Hz~50MHz,测量误差0.01% ...
https://www.eeworm.com/dl/kbcluoji/39290.html
下载: 121
查看: 1040

可编程逻辑 Verilog_HDL的基本语法详解(夏宇闻版)

        Verilog_HDL的基本语法详解(夏宇闻版):Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说,既可以用电路的功能描述也可以用元器件和它们之 ...
https://www.eeworm.com/dl/kbcluoji/39407.html
下载: 35
查看: 1137

可编程逻辑 设计与验证:Verilog+HDL(清晰带书签)

主要介绍testbench的写法,很经典的好书
https://www.eeworm.com/dl/kbcluoji/39507.html
下载: 43
查看: 1015

可编程逻辑 基于FPGA的实时视频信号处理平台的设计

提出一种基于FPGA的实时视频信号处理平台的设计方法,该系统接收低帧率数字YCbCr 视频信号,对接收的视频信号进行格式和彩色空间转换、像素和,利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高,最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现,采用Alte ...
https://www.eeworm.com/dl/kbcluoji/39646.html
下载: 101
查看: 1047

可编程逻辑 基于NiosII软核处理器的步进电机接口设计

    NiosII软核处理器是Altera公司开发,基于FPGA操作平台使用的一款高速处理器,为了适应高速运动图像采集,提出了一种基于NiosII软核处理的步进电机接口设计,使用verilog HDL语言完成该接口设计,最后通过QuartusII软件,给出了实验仿真结果。 ...
https://www.eeworm.com/dl/kbcluoji/39863.html
下载: 166
查看: 1043

可编程逻辑 verilog HDL中wire和reg的区别

fpga
https://www.eeworm.com/dl/kbcluoji/40012.html
下载: 87
查看: 1043

可编程逻辑 Verilog HDL的基础知识

学习FPGA的必备知识
https://www.eeworm.com/dl/kbcluoji/40037.html
下载: 162
查看: 1050

可编程逻辑 基于FPGA 的方向滤波器指纹图像增强算法实现

设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级(RTL)硬件描述语言(Verilog HDL),利用时分复用和流水线处理等技术,完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元,最高 ...
https://www.eeworm.com/dl/kbcluoji/40323.html
下载: 141
查看: 1062

可编程逻辑 基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的资源,并能快速、准确 ...
https://www.eeworm.com/dl/kbcluoji/40355.html
下载: 95
查看: 1060