搜索：VERILOG - 虫虫下载站

微处理器开发  verilog hdl编写,六段流水线CPU.程序完整

verilog hdl编写,六段流水线CPU.程序完整，功能强惊。分为多模块编写

https://www.eeworm.com/dl/655/200691.html

下载: 30

查看: 1092

VHDL/FPGA/Verilog 数字边沿鉴相器 verilog源程序

数字边沿鉴相器 verilog源程序

https://www.eeworm.com/dl/663/200835.html

下载: 149

查看: 1207

其他书籍  Verilog and VHDL状态机设计

Verilog and VHDL状态机设计，英文pdf格式 State machine design techniques for Verilog and VHDL Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one logic block as shown in engineer. This paper will discuss a var ...

https://www.eeworm.com/dl/542/200846.html

下载: 145

查看: 1043

VHDL/FPGA/Verilog Verilog 程序例子王金明：《Verilog HDL程序设计教程》程序例子

Verilog 程序例子王金明：《Verilog HDL程序设计教程》程序例子，带说明。

https://www.eeworm.com/dl/663/200854.html

下载: 61

查看: 1046

VHDL/FPGA/Verilog 用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波

用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效三、输入信号说明：输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”， ...

https://www.eeworm.com/dl/663/200856.html

下载: 28

查看: 1195

软件工程  Verilog教程中文版

Verilog教程中文版

https://www.eeworm.com/dl/540/201370.html

下载: 196

查看: 1027

加密解密  aes算法的verilog hdl实现

aes算法的verilog hdl实现，供给大家作为参考。

https://www.eeworm.com/dl/519/201839.html

下载: 170

查看: 1073

VHDL/FPGA/Verilog verilog HDL picoblaze07.3.20

verilog HDL picoblaze07.3.20

https://www.eeworm.com/dl/663/201898.html

下载: 130

查看: 1032

VHDL/FPGA/Verilog 这个verilog代码是一个输入输出经典的例子。大家一起参考。

这个verilog代码是一个输入输出经典的例子。大家一起参考。

https://www.eeworm.com/dl/663/202015.html

下载: 190

查看: 1113

VHDL/FPGA/Verilog 通过VERILOG编程

通过VERILOG编程，实现FPGA任意整数分频的源代码

https://www.eeworm.com/dl/663/202264.html

下载: 151