搜索结果
找到约 3,077 项符合
VERILOG 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (1495)
- 学术论文 (146)
- 技术资料 (145)
- 教程资料 (113)
- 其他 (106)
- 其他书籍 (105)
- 其他嵌入式/单片机内容 (87)
- 嵌入式/单片机编程 (85)
- 可编程逻辑 (70)
- 单片机开发 (65)
- VIP专区 (41)
- VHDL/Verilog/EDA源码 (39)
- 微处理器开发 (36)
- 源码 (36)
- 串口编程 (31)
- 技术书籍 (26)
- 加密解密 (25)
- 软件设计/软件工程 (25)
- 通讯/手机编程 (23)
- 汇编语言 (22)
- 电子书籍 (20)
- 系统设计方案 (19)
- 技术教程 (14)
- 操作系统开发 (14)
- 书籍源码 (14)
- 教程资料 (13)
- 文件格式 (12)
- 文章/文档 (12)
- 编译器/解释器 (11)
- 中间件编程 (11)
- 并行计算 (10)
- 教程 (10)
- 书籍 (10)
- 压缩解压 (9)
- USB编程 (9)
- 单片机编程 (8)
- Linux/Unix编程 (8)
- 软件工程 (8)
- *行业应用 (7)
- DSP编程 (6)
- 精品软件 (6)
- 其他文档 (5)
- 数学计算 (5)
- allegro (4)
- 嵌入式综合 (4)
- 开发工具 (4)
- Internet/网络编程 (4)
- 行业发展研究 (4)
- EDA相关 (4)
- 应用设计 (4)
- 教材/考试/认证 (3)
- 资料/手册 (3)
- ALTERA FPGA开发软件 (3)
- 实用工具 (3)
- 教程资料 (3)
- 无线通信 (3)
- 并口编程 (3)
- 通讯编程文档 (3)
- SCSI/ASPI (3)
- VC书籍 (3)
- 数据结构 (3)
- RFID编程 (3)
- FPGA (2)
- 设计相关 (2)
- 行业应用文档 (2)
- 模拟电子 (2)
- Mentor (2)
- 仿真技术 (2)
- 技术管理 (2)
- 人物传记/成功经验 (2)
- Windows CE (2)
- matlab例程 (2)
- GPS编程 (2)
- 家庭/个人应用 (2)
- 电子书籍 (2)
- FPGA (2)
- 论文 (2)
- 驱动程序 (1)
- 集成开发环境 (1)
- 经验分享 (1)
- PCB相关 (1)
- 通信网络 (1)
- C/C++语言编程 (1)
- 测试测量 (1)
- 编辑器/阅读器 (1)
- 网络 (1)
- 人工智能/神经网络 (1)
- 邮电通讯系统 (1)
- 金融证券系统 (1)
- 数据库系统 (1)
- Delphi控件源码 (1)
- 传真(Fax)编程 (1)
- 其他行业 (1)
- 3G开发 (1)
- 数值算法/人工智能 (1)
- 经验 (1)
- 其他 (1)
- 软件 (1)
教程资料 结合XILINXCPLD所做的模拟RS232通信verilog源程序
结合XILINXCPLD所做的模拟RS232通信verilog源程序
教程资料 一段控制1394芯片的cpld的verilog程序
这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.
教程资料 i2c code for the verilog
i2c code for the verilog
教程资料 Cadence guide for verilog
Cadence guide for verilog
教程资料 以verilog HDL 语言编写的一首歌曲
以verilog HDL 语言编写的一首歌曲,可供初学者借鉴
教程资料 VERILOG HDL 实际工控项目源码
VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2
教程资料 Cadence Verilog Language and Simulation
Cadence Verilog Language and Simulation
allegro Verilog Coding Style for Efficient Digital Design
 
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All the ...
allegro VHDL,Verilog,System verilog比较
 
本文简单讨论并总结了VHDL、Verilog,System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers ...
allegro Verilog编码中的非阻塞性赋值
 
One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assi ...