搜索结果
找到约 1,344 项符合
Top-K 的查询结果
通讯/手机编程 iic总线控制器VHDL实现 -- VHDL Source Files: i2c.vhd -- top level file i2c_control.vhd -- control
iic总线控制器VHDL实现
-- VHDL Source Files:
i2c.vhd -- top level file
i2c_control.vhd -- control function for the I2C master/slave
shift.vhd -- shift register
uc_interface.vhd -- uC interface function for an 8-bit 68000-like uC
upcnt4.vhd -- 4-bit up counter
i2c_timesim.vhd -- po ...
matlab例程 KNN K-nearest neighbor rule for classification
KNN K-nearest neighbor rule for classification
人工智能/神经网络 K-means clustering using Berkeley DB
K-means clustering using Berkeley DB
VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT.
3. Output pins: OUT [15:0].
4. Input signals generated from test pattern are latched in one cycle and are
synchronized at clock rising edge.
5. The SHIFT signal describes the shift number. The shift ...
VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT.
3. Output pins: OUT [15:0].
4. Input signals generated from test pattern are latched in one cycle and are
synchronized at clock rising edge.
5. The SHIFT signal describes the shift number. The shift ...
VHDL/FPGA/Verilog 介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进
制码转换成8421BCD 码的原理、设计思路和软件实现。
人工智能/神经网络 一个关于k最近临法分类的matlab程序
一个关于k最近临法分类的matlab程序
matlab例程 基于matlab的K均值聚类程序。其中用IRIS数据进行验证
基于matlab的K均值聚类程序。其中用IRIS数据进行验证，得到了很好的结果。文件中包含了演示后的结果图
matlab例程 对一个50个结点（更多的节点的网络只需要修改模块中的标量维数就行）的复杂非线性耦合网络进行同步化仿真。首先生成K矩阵
对一个50个结点（更多的节点的网络只需要修改模块中的标量维数就行）的复杂非线性耦合网络进行同步化仿真。首先生成K矩阵，然后运行simulink，即可得到50个洛仑兹混沌节点复杂网络的同步化曲线。