搜索结果
找到约 1,157 项符合
TESTBENCH-xilinx 的查询结果
VHDL/FPGA/Verilog 1024点FFT快速傅立叶变换
1024点FFT快速傅立叶变换，包含说明文档和VHDL源代码，16位输入/输出，带DMA功能，xilinx的ip
VHDL/FPGA/Verilog 用FPGA模拟VGA时序、模拟PS/2总线的键盘接口VHDL源代码
用FPGA模拟VGA时序、模拟PS/2总线的键盘接口VHDL源代码，基于Xilinx spartan3
VHDL/FPGA/Verilog FM收音机的解码及控制器VHDL语言实现
FM收音机的解码及控制器VHDL语言实现，Xilinx提供的．别谢我．
VHDL/FPGA/Verilog 16位的移位寄存器
16位的移位寄存器，加上testbench,可以在modelsim里面运行~
其他书籍 IP核生成器生成 ip 后有两个文件对我们比较有用
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则
asyn_fifo.veo 给出了例化该核方式（或者在 Edit－>Language Template->COREGEN 中找到
verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库
的模块，仿真时该文件也要加入工程。 ...
其他嵌入式/单片机内容 运算器的实现
运算器的实现，即实验指导书中的实验一，文件中包含有原代码及端口设置（可变），用vrilog HDL编程，Xilinx ISE 6仿真，并在实际电路中得到实现．
其他嵌入式/单片机内容 交通灯状态机的实现
交通灯状态机的实现，用verilog HDL编程，Xilinx ISE 6仿真，在实际电路中得到验证．
VHDL/FPGA/Verilog USB 1.1 PHY的代码
USB 1.1 PHY的代码，systemc语言 USB 1.1 PHY的代码，systemc语言,包括基于systemc语言的testbench ，和相关的doc文档
系统设计方案 这是由xilin公司提供的测试文档
这是由xilin公司提供的测试文档，对于用XILINX公司的CPLD/FPGA的用户来说挺不错的。
VHDL/FPGA/Verilog usb1.1的verilog源代码。以及其测试仿真文件
usb1.1的verilog源代码。以及其测试仿真文件，现在很难找其测试文件既testbench