搜索结果
找到约 1,157 项符合
TESTBENCH-xilinx 的查询结果
VHDL/FPGA/Verilog hdl的8051核
hdl的8051核，不知道好不好用大家试试吧。xilinx公司的核
VHDL/FPGA/Verilog 加法器核
加法器核，带进位位的，xilinx公司的核，能用
VHDL/FPGA/Verilog N位加法器源代码
N位加法器源代码，通用的，通过xilinx验证，希望对大家有用。
VHDL/FPGA/Verilog 波形发生器
波形发生器，带TESTBENCH，
多平台
-- the design makes use of the new shift operators available in the VHDL-93 std
-- this design passes the Synplify synthesis check
-- download from: www.fpga.com.cn & www.pld.com.cn
VHDL/FPGA/Verilog VHDL
VHDL，verilog串并转换源程序
Xilinx公司参考资料
其他 介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计
介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车 ...
VHDL/FPGA/Verilog 这是06年4月刚刚完成的程序
这是06年4月刚刚完成的程序，从opencore.org下载而来。用vhdl语言描写，以及matlab仿真，testbench，以及在xinlinx上的综合。
The MDCT core is two dimensional discrete cosine transform implementation designed for use in compression systems like JPEG. Architecture is based on parallel distributed arithmetic ...
VHDL/FPGA/Verilog BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chi
BurchED B5-X300 Spartan2e
using XC2S300e device
Top level file for 6809 compatible system on a chip
Designed with Xilinx XC2S300e Spartan 2+ FPGA.
Implemented With BurchED B5-X300 FPGA board,
B5-SRAM module, B5-CF module and B5-FPGA-CPU-IO module
VHDL/FPGA/Verilog Verilog HDL的PLI子程序接口
Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，
VHDL/FPGA/Verilog 我是VHDL的初学者
我是VHDL的初学者，这是我自己编译的简单的几个VHDL码，功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。
希望能和其他初学者一起讨论学习，并得到高手的指点