搜索结果

找到约 1,157 项符合 TESTBENCH-xilinx 的查询结果

教程资料 Virtex-6 的HDL设计指南

针对Virtex-6 给出了HDL设计指南,其中,赛灵思为每个设计元素给出了四个设计方案元素,并给出了Xilinx认为是最适合你的解决方案。这4个方案包括:实例,推理,CORE Generator或者其他Wizards,宏支持.
https://www.eeworm.com/dl/fpga/doc/32670.html
下载: 22
查看: 1042

教程资料 CPLD器件在两相混合式步进电动机驱动器中的应用

文章详细介绍了一种以Xilinx 公司生产的CPLD 器件XC9536 为核心来产生电机绕组参考电流, 进而实现具有绕组电流补偿功能的两相混合式步进电动机10 细分和50 细分运行方式的方法。实践证明, 该方法可以有效地提高两相混合式步进电动机系统的运行效果。 ...
https://www.eeworm.com/dl/fpga/doc/32679.html
下载: 178
查看: 1056

教程资料 基于FPGA的PAL-VGA转换器的实现

介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA 目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显 ...
https://www.eeworm.com/dl/fpga/doc/32691.html
下载: 145
查看: 1059

教程资料 基于FPGA 的千兆以太网的设计

摘要:本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程,最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP 协议的10M/100M/1000M 的三态以太网和千兆光以太网的SOPC 系统,并对涉及的关键技术进行了说明。关键词:FPGA;EDK;SOPC;嵌入式开发;EMAC;MicroBlaze 本研究采 ...
https://www.eeworm.com/dl/fpga/doc/32697.html
下载: 188
查看: 1158

教程资料 采用高速串行收发器Rocket I/O实现数据率为2.5 G

摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPG ...
https://www.eeworm.com/dl/fpga/doc/32703.html
下载: 108
查看: 1092

教程资料 Virtex-5 GTP Transceiver Wizar

The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standa ...
https://www.eeworm.com/dl/fpga/doc/32709.html
下载: 191
查看: 1059

教程资料 FPGA连接DDR2的问题讨论

我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可 ...
https://www.eeworm.com/dl/fpga/doc/32710.html
下载: 153
查看: 1104

教程资料 基于FPGA的多路高速串并转换器设计

高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISE ...
https://www.eeworm.com/dl/fpga/doc/32712.html
下载: 69
查看: 1115

教程资料 在视频监控系统中使用FPGA进行视频处理

在视频监控系统中使用FPGA进行视频处理:视频监控系统是火车站,机场,银行,娱乐场所,购物中心乃至家庭保安的重要组件。 您可以使用xilinx视频IP模块组实现DVR。
https://www.eeworm.com/dl/fpga/doc/32714.html
下载: 118
查看: 1093

教程资料 8051接口VHDL代码

PLD与8051接口的参考设计 Xilinx提供
https://www.eeworm.com/dl/fpga/doc/32732.html
下载: 126
查看: 1078