搜索：SoC - 虫虫下载站

微处理器开发  In term project, we will take the baseline JPEG codec in ARM-based platform system as an example to

In term project, we will take the baseline JPEG codec in ARM-based platform system as an example to practice the design flow in SoC. We divide the project into three parts, and the goal of each part is described as follow. Part I: Design a baseline JPEG software codec in C/C++ and port it to ARM cor ...

https://www.eeworm.com/dl/655/405066.html

下载: 147

查看: 1062

VHDL/FPGA/Verilog 本文介绍了在进行FPGA设计

本文介绍了在进行FPGA设计，特别是SOC设计时，为了保证顺利移植，重新利用原有程序，而应该注意的一些基本问题和方法，本文由xilinx提供，但对所有的FPGA的使用者都有非常好的借鉴意义。

https://www.eeworm.com/dl/663/417264.html

下载: 120

查看: 1016

其他书籍  2.4GHz射频收发机、单回路8051MCU以及32kB闪存1、CC2510描述CC2510是强大的2.4GHz单芯片系统

2.4GHz射频收发机、单回路8051MCU以及32kB闪存1、CC2510描述CC2510是强大的2.4GHz单芯片系统，设计用于低功耗及低电压无线通信应用。通过2.4GHz无线电收发机，单周期8051MCU以及32kB闪存的整合，此全集成器件使得开发者设计的完成变得前所未有简单，同时还提供多种多样的应用可能性。这款2.4GHz单芯片系统（SoC）作为低成本 ...

https://www.eeworm.com/dl/542/426981.html

下载: 144

查看: 1038

VHDL/FPGA/Verilog 有效的改进3-DES算法的执行速度

有效的改进3-DES算法的执行速度，采用了多级流水线技术，设计了一种高速的硬件结构，使得原来需要48个时钟周期才能完成的运算，现在只需要一个时钟周期就可以完成。另外通过增加输入/输出的控制信号。使得该IP可以方便的集成到SOC中，大大缩短了SOC的设计周期。 ...

https://www.eeworm.com/dl/663/431040.html

下载: 44

查看: 1040

DSP编程  This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assumi

This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assuming a 30Mhz XCLKIN). The clock divider in the ADC is not used so that the ADC will see the 25Mhz on the HSPCLK. Interrupts are enabled and the EVA is setup to generate a periodic ADC SOC on SEQ1. Two ...

https://www.eeworm.com/dl/516/432069.html

下载: 185

查看: 1159

通讯编程文档  本文研究了SMBus 规范

本文研究了SMBus 规范，介绍了典型的基于片上系统（SoC）设计的知识产权核（IP）实现，采用自顶向下 (Top-down)的集成电路设计方法完成了设计，并架构了基于总线功能模型(BFM)的验证平台完成功能仿真，顺利完成了逻辑综合和时序仿真。FPGA 验证和投片后测试均表明设计具有良好的性能。 ...

https://www.eeworm.com/dl/646/438963.html

下载: 186

查看: 1016

其他  本文讨论半导体产品特征循环及其对产品技术发展的启示。分析指出

本文讨论半导体产品特征循环及其对产品技术发展的启示。分析指出，半导体产品的主特征一直遵循着“通用” 与“专用”交替发展，每十年波动一次，目前正进入以嵌入式可编程SoC为特征的专用（可称为专用可编程产品，ASPP波动阶段。同时还指出了牧村浪潮与我们提出的“半导体产品特征循环”的共同点与分歧。根据预测，半 ...

https://www.eeworm.com/dl/534/445293.html

下载: 167

查看: 1091

DSP编程  北京航空航天大学出版社单片机与嵌入式系统图书介绍（2007年第2期）通信地址：北京市海淀区学院路37号北京航空航天大学出版社邮编: 1

北京航空航天大学出版社单片机与嵌入式系统图书介绍（2007年第2期）通信地址：北京市海淀区学院路37号北京航空航天大学出版社邮编: 100083 网址: http://www.buaapress.com.cn 发行部业务室: 电话: (010) 82317024 电话传真: (010) 82328026 E-mail: bhpress@263.net --敬请 ...

https://www.eeworm.com/dl/516/446686.html

下载: 22

查看: 1092

DSP编程  北京航空航天大学出版社单片机与嵌入式系统图书介绍（2007年第2期）通信地址：北京市海淀区学院路37号北京航空航天大学出版社邮编: 1

北京航空航天大学出版社单片机与嵌入式系统图书介绍（2007年第2期）通信地址：北京市海淀区学院路37号北京航空航天大学出版社邮编: 100083 网址: http://www.buaapress.com.cn 发行部业务室: 电话: (010) 82317024 电话传真: (010) 82328026 E-mail: bhpress@263.net --敬请 ...

https://www.eeworm.com/dl/516/446694.html

下载: 180

查看: 1063

VHDL/FPGA/Verilog 包中包括, DW8051完整的Verilog HDL代码两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8

包中包括, DW8051完整的Verilog HDL代码两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51论文: 基于IP 核的PSTN 短消息终端SoC 软硬件协同设计 Embedded TCP/ IP Chip Based on DW8051 Core 以8051为核的SOC中的万年历的设计 ...

https://www.eeworm.com/dl/663/463885.html

下载: 78

查看: 1532

搜索结果

按分类筛选

微处理器开发  In term project, we will take the baseline JPEG codec in ARM-based platform system as an example to

VHDL/FPGA/Verilog 本文介绍了在进行FPGA设计

其他书籍  2.4GHz射频收发机、单回路8051MCU以及32kB闪存1、CC2510描述CC2510是强大的2.4GHz单芯片系统

VHDL/FPGA/Verilog 有效的改进3-DES算法的执行速度

DSP编程  This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assumi

通讯编程文档  本文研究了SMBus 规范

其他  本文讨论半导体产品特征循环及其对产品技术发展的启示。分析指出

DSP编程  北京航空航天大学出版社单片机与嵌入式系统图书介绍（2007年第2期）通信地址：北京市海淀区学院路37号北京航空航天大学出版社邮编: 1

DSP编程  北京航空航天大学出版社单片机与嵌入式系统图书介绍（2007年第2期）通信地址：北京市海淀区学院路37号北京航空航天大学出版社邮编: 1

VHDL/FPGA/Verilog 包中包括, DW8051完整的Verilog HDL代码两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8