搜索结果

找到约 1,400 项符合 SX-CPLD 的查询结果

DSP编程 TMS320C6X EVM板CPLD-PCI接口控制部分TMS320C6X EVM板CPLD-PCI接口控制部分

TMS320C6X EVM板CPLD-PCI接口控制部分TMS320C6X EVM板CPLD-PCI接口控制部分
https://www.eeworm.com/dl/516/419086.html
下载: 141
查看: 1026

VHDL/FPGA/Verilog FPGA&CPLD数字电路设计 数字滤波电路 设计

FPGA&CPLD数字电路设计 数字滤波电路 设计
https://www.eeworm.com/dl/663/419299.html
下载: 160
查看: 1029

嵌入式/单片机编程 USB-Blaster CPLD主程序

USB-Blaster CPLD主程序,包括不包括管脚分配,添加有说明。
https://www.eeworm.com/dl/647/419825.html
下载: 49
查看: 1021

VHDL/FPGA/Verilog 适用于xilinx的CPLD产品

适用于xilinx的CPLD产品,曼彻斯特编码
https://www.eeworm.com/dl/663/420807.html
下载: 66
查看: 1062

VHDL/FPGA/Verilog 基于CPLD的CCD驱动程序源码

基于CPLD的CCD驱动程序源码,本人已经测试过,配合单片机控制,就能实现CPLD对CCD的驱动控制和曝光控制
https://www.eeworm.com/dl/663/421318.html
下载: 116
查看: 1083

嵌入式/单片机编程 usb cy7c68013开发板中CPLD的源代码

usb cy7c68013开发板中CPLD的源代码
https://www.eeworm.com/dl/647/424666.html
下载: 153
查看: 1074

嵌入式/单片机编程 使用FPGA/CPLD设置语音AD、DA转换芯片AIC23

使用FPGA/CPLD设置语音AD、DA转换芯片AIC23,FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz,SPI时钟为6.144MHz 2、AIC处于主控模式 3、input bit length 16bit output bit length 16bit MSB first 4、帧同步在96KHz
https://www.eeworm.com/dl/647/424873.html
下载: 22
查看: 1055

文件格式 一个基于51系列单片机和CPLD结合完成的项目

一个基于51系列单片机和CPLD结合完成的项目
https://www.eeworm.com/dl/639/425555.html
下载: 58
查看: 1066

嵌入式Linux CPLD管理16c554的中断,设计资料

CPLD管理16c554的中断,设计资料
https://www.eeworm.com/dl/653/426242.html
下载: 139
查看: 1060

VHDL/FPGA/Verilog I2C core code in Hardware descrption language so as enable a cpld/fpga to be programmed for specific

I2C core code in Hardware descrption language so as enable a cpld/fpga to be programmed for specific customized applications of our requirment & make the pcb work to meet the application requirements.
https://www.eeworm.com/dl/663/426593.html
下载: 26
查看: 1037