搜索结果
找到约 1,400 项符合
SX-CPLD 的查询结果
VHDL/FPGA/Verilog cpld 控制 8-32M sdram 控制器 maxII epm570实现。 pdf 的说明文件
cpld 控制 8-32M sdram 控制器 maxII epm570实现。
pdf 的说明文件
电子书籍 上传一份cpld 开发工具
上传一份cpld 开发工具，Quartus II 中文教程.pdf，供学习参考。
VHDL/FPGA/Verilog altera公司cpld/fpga开发软件quartus2中文使用教程
altera公司cpld/fpga开发软件quartus2中文使用教程
通讯编程文档 MAXplusII102crack--cpld fpga
MAXplusII102crack--cpld fpga
VHDL/FPGA/Verilog CPLD下载线制作
CPLD下载线制作，内含电路图等，希望对大家有帮助
嵌入式/单片机编程 FPGA/CPLD数字电路设计经验分享。大唐公司的！
FPGA/CPLD数字电路设计经验分享。大唐公司的！
其他书籍 VHDL在CPLD和FPGA设计中的应用,期刊论文
VHDL在CPLD和FPGA设计中的应用,期刊论文，讲述复杂逻辑器件的语言用法
VHDL/FPGA/Verilog CPLD程序
CPLD程序，ALTERA公司的EPM7128SLC84-10,PLCC84封装，已经调试过的程序，包含仿真文件，波形文件，VHDL语言程序，电路图以及PCB板和系统原理图，非常有用，尤其是初学EDA和CPLD、FPGA器件的人
VHDL/FPGA/Verilog 递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器
递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001….
-- 利用CPLD设计了一个4位十进制计数器，并用数码管显示当前计数值
编译器/解释器 在CPLD内实现声调和时间的控制
在CPLD内实现声调和时间的控制，在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改