搜索结果
找到约 1,400 项符合
SX-CPLD 的查询结果
嵌入式/单片机编程 quartus2编译环境 最新的cpld开发环境
quartus2编译环境
最新的cpld开发环境
VHDL/FPGA/Verilog VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
嵌入式/单片机编程 本课程设计主要解决用CPLD芯片编程
本课程设计主要解决用CPLD芯片编程，实现基本模型机中的CPU功能。为方便地址显示灯观测，地址寄存器仍用试验装置上的电路单元，微程序控制器也用实验板上的单元电路提供，CPU的其余各个模块全部写入CPLD中。
其他嵌入式/单片机内容 用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频.
用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频.
嵌入式/单片机编程 <系统时序基础理论.doc>,9页 虽然简短,但从其文其图及其公式可以看出,是CPLD/FPGA设计的必修课.
<系统时序基础理论.doc>,9页
虽然简短,但从其文其图及其公式可以看出,是CPLD/FPGA设计的必修课.
单片机开发 以单片机为控制核心 ,用可编程逻辑控制芯片 CPLD ,产生双32位的计数器和相位差检测器 ,进行等精度的 频率、相位差测量. 计数器的计数时间宽度和显示方式由键盘设定. 单片机读入计数值 ,进行浮
以单片机为控制核心 ,用可编程逻辑控制芯片 CPLD ,产生双32位的计数器和相位差检测器 ,进行等精度的
频率、相位差测量. 计数器的计数时间宽度和显示方式由键盘设定. 单片机读入计数值 ,进行浮点运算 ,测量结
果显示于液晶屏上 ...
VHDL/FPGA/Verilog 此程序用于视频采集过程中CPLD对时序的转换与组合代码
此程序用于视频采集过程中CPLD对时序的转换与组合代码，每两行采集一行，两列采集一列，减小数据量，同时能保证采集完整的一幅图像（输出OUT用于DSP或者单片机中断）
嵌入式/单片机编程 基于CPLD的交通灯系统设计
基于CPLD的交通灯系统设计，可以给大家参考一下哟
VHDL/FPGA/Verilog cpld
cpld，环境是quartusii中vhdl语言开发7279读写键盘程序
其他嵌入式/单片机内容 XILINX 2K Series 在POWER PCB 开发环境下使用 非常好的 XILINX CPLD 源代码
XILINX 2K Series
在POWER PCB 开发环境下使用
非常好的 XILINX CPLD 源代码