搜索结果

找到约 45,407 项符合 SOPC设计 的查询结果

学术论文 无线信道仿真和均衡器的FPGA设计与实现

本文主要介绍了基于FPGA的无线信道盲均衡器的设计与实现,在算法上选择了比较成熟的DDLMS和CMA相结合的算法,结构上采用四路正交FIR滤波器模型.在设计的过程中我们采取了用MATLAB进行算法仿真,VerilogHDL语言进行FPGA设计的策略.在硬件描述语言的设计流程中,信道盲均衡器运用了Top-Down的模块化设计方法,大大缩短了设计周期, ...
https://www.eeworm.com/dl/514/12062.html
下载: 95
查看: 1061

学术论文 电磁无损检测系统的设计与实现

近年来,在钢铁材质质量检测的研究领域,电磁无损检测方法以其非破坏性和简便快速的优点取得了大量成果,然而对于钢材及其制品的混料、硬度和裂纹质量检测还存在许多难题.如用传统检测平台检测钢铁件硬度的检测精度和速度都不够理想。 基于上述情况,论文将先进的SOPC技术应用到钢铁件的电磁无损检测中。SOPC技术将处理器、 ...
https://www.eeworm.com/dl/514/12474.html
下载: 59
查看: 1054

学术论文 基于FPGA的嵌入式系统的设计

本论文来自于863项目基于光互连自组织内存服务体系(简称MemoryBox)。本文主要研究Memory Box系统中基于可重配置计算架构,软硬件携同设计方法,在XILINX VIRTEX 2 Pro FPGA上设计实现嵌入式系统。由于嵌入式系统是Memory Box工作的平台,所以硬件应具有良好的扩展性、灵活性,软件应具有优良的稳定性。在硬件平台选型时,我 ...
https://www.eeworm.com/dl/514/12673.html
下载: 160
查看: 1026

学术论文 基于FPGA的边界扫描控制器的设计

随着印制电路板功能的日益增强,结构日趋复杂,系统中各个功能单元之间的连线间距越来越细密,基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上,相当于设置了施加激励和观测响应的内建虚拟探头,通过该技术可以大大的提高数字系统的 ...
https://www.eeworm.com/dl/514/13280.html
下载: 190
查看: 1088

ALTERA FPGA开发软件 SOPC Builder  0

SoPC Builder在一个工具中实现了嵌入式系统各个方面的开发,包括软件的设计和验证,为充分利用SoPC技术提高电子系统的性能和降低成本提供了强有力的支持。
https://www.eeworm.com/dl/552/13557.html
下载: 28
查看: 1117

学术论文 基于FPGA的PCI接口的设计

PCI(Peripheral Component Interconnect)局部总线是微型计算机中处理器、存储器与外围控制部件、扩展卡之间的互连接口,由于其速度快、可靠性高、成本低、兼容性好等特点,在各种计算机总线标准占有重要地位,基于PCI标准的接口设计已经成为相关项目开发中的一个重要的选择。    目前,现场可编程门阵列FPGA(Field Pro ...
https://www.eeworm.com/dl/514/13851.html
下载: 145
查看: 1048

教程资料 本教程配套CT-SOPCx 系列FPGA/SOPC 学习套件

本教程配套CT-SOPCx 系列FPGA/SOPC 学习套件(对于该套件的相关内容请参考附录。)以实践为基\\\\\\\\r\\\\\\\\n础,适合具备基本的数字电路设计基础的初学者。
https://www.eeworm.com/dl/fpga/doc/17621.html
下载: 88
查看: 1075

教程资料 FPGA-SOPC开发快速教程

FPGA-SOPC开发快速教程,EDA设计指导性文件
https://www.eeworm.com/dl/fpga/doc/18368.html
下载: 66
查看: 1044

教程资料 基于FPGA的34位串行编码信号设计与实现

    为实现某专用接口装置的接口功能检测,文中详细地介绍了一种34位串行码的编码方式,并基于FPGA芯片设计了该类型编码的接收、发送电路。重点分析了电路各模块的设计思路。电路采用SOPC模块作为中心控制器,设计简洁、可靠。试验表明:该设计系统运行正常、稳定。 ...
https://www.eeworm.com/dl/fpga/doc/32492.html
下载: 186
查看: 1096

教程资料 基于FPGA的DDS IP核设计方案

以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软核Nios II,构成可编程片上系统(SOPC),利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片 ...
https://www.eeworm.com/dl/fpga/doc/32544.html
下载: 103
查看: 1137