搜索结果
找到约 402 项符合
SOC-Wishbone 的查询结果
其他书籍 2.4GHz射频收发机、单回路8051MCU以及32kB闪存1、CC2510描述CC2510是强大的2.4GHz单芯片系统
2.4GHz射频收发机、单回路8051MCU以及32kB闪存1、CC2510描述CC2510是强大的2.4GHz单芯片系统，设计用于低功耗及低电压无线通信应用。通过2.4GHz无线电收发机，单周期8051MCU以及32kB闪存的整合，此全集成器件使得开发者设计的完成变得前所未有简单，同时还提供多种多样的应用可能性。这款2.4GHz单芯片系统（SoC）作为低成本 ...
VHDL/FPGA/Verilog 有效的改进3-DES算法的执行速度
有效的改进3-DES算法的执行速度，采用了多级流水线技术，设计了一种高速的硬件结构，使得原来需要48个时钟周期才能完成的运算，现在只需要一个时钟周期就可以完成。另外通过增加输入/输出的控制信号。使得该IP可以方便的集成到SOC中，大大缩短了SOC的设计周期。 ...
DSP编程 This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assumi
This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assuming a 30Mhz XCLKIN). The
clock divider in the ADC is not used so that the ADC will see the 25Mhz on the HSPCLK. Interrupts are enabled and the EVA is setup to generate a periodic ADC SOC on SEQ1. Two ...
通讯编程文档 本文研究了SMBus 规范
本文研究了SMBus
规范，介绍了典型的基于片上系统（SoC）设计的知识产权核（IP）实现，采用自顶向下
(Top-down)的集成电路设计方法完成了设计，并架构了基于总线功能模型(BFM)的验证平台
完成功能仿真，顺利完成了逻辑综合和时序仿真。FPGA 验证和投片后测试均表明设计具有
良好的性能。 ...
其他 本文讨论半导体产品特征循环及其对产品技术发展的 启示 。分析指出
本文讨论半导体产品特征循环及其对产品技术发展的
启示 。分析指出，半导体产品的主特征一直遵循着“通用”
与“专用”交替发展，每十年波动一次，目前正进入以嵌入
式可编程SoC为特征的专用（可称为专用可编程产品，ASPP波动阶段。同时还指出了牧村浪潮与我们提出的“半导体产品特征循环”的共同点与分歧。根据预测，半 ...
DSP编程 北京航空航天大学出版社 单片机与嵌入式系统 图书介绍 （2007年第2期） 通信地址： 北京市海淀区学院路37号 北京航空航天大学出版社 邮编: 1
北京航空航天大学出版社
单片机与嵌入式系统
图书介绍
（2007年第2期）
通信地址： 北京市海淀区学院路37号 北京航空航天大学出版社
邮编: 100083
网址: http://www.buaapress.com.cn
发行部业务室:
电话: (010) 82317024
电话传真: (010) 82328026
E-mail: bhpress@263.net
--敬 请 ...
DSP编程 北京航空航天大学出版社 单片机与嵌入式系统 图书介绍 （2007年第2期） 通信地址： 北京市海淀区学院路37号 北京航空航天大学出版社 邮编: 1
北京航空航天大学出版社
单片机与嵌入式系统
图书介绍
（2007年第2期）
通信地址： 北京市海淀区学院路37号 北京航空航天大学出版社
邮编: 100083
网址: http://www.buaapress.com.cn
发行部业务室:
电话: (010) 82317024
电话传真: (010) 82328026
E-mail: bhpress@263.net
--敬 请 ...
USB编程 USBHostSlave is a USB 1.1 host and Device IP core. – Supports full speed (12Mbps) and low speed (1.
USBHostSlave is a USB 1.1 host and Device IP core.
– Supports full speed (12Mbps) and low speed (1.5Mbps) operation.
– USB Device has four endpoints, each with their own independent FIFO.
– Supports the four types of USB data transfer control, bulk, interrupt, and isochronous
transfers.
– Host ...
VHDL/FPGA/Verilog This project features a full-hardware sound compressor using the well known algorithm: IMA ADPCM.
This project features a full-hardware sound compressor using the well known algorithm: IMA ADPCM.
The core acts as a slave WISHBONE device.
The output is perfectly compatible with any sound player with the IMA ADPCM codec (included by default in every Windows). Includes a testbench that takes an u ...
VHDL/FPGA/Verilog 包中包括, DW8051完整的Verilog HDL代码 两本手册: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8
包中包括,
DW8051完整的Verilog HDL代码
两本手册:
DesignWare Library DW8051 MacroCell, Datasheet
DesignWare DW8051 MacroCell Databook
三篇51论文:
基于IP 核的PSTN 短消息终端SoC 软硬件协同设计
Embedded TCP/ IP Chip Based on DW8051 Core
以8051为核的SOC中的万年历的设计 ...