搜索：SDR-Sdram - 虫虫下载站

教程资料  使用Verilog实现基于FPGA的SDRAM控制器

使用Verilog实现基于FPGA的SDRAM控制器

https://www.eeworm.com/dl/fpga/doc/17590.html

下载: 186

查看: 1172

教程资料  verilog代码读写SDRAM 不带仿真

verilog 代码，读写SDRAM 不带仿真，需要自己编写测试文件

https://www.eeworm.com/dl/fpga/doc/17853.html

下载: 182

查看: 1103

教程资料  fpga+sdram+PHY 芯片设计原理图

fpga+sdram+PHY 芯片设计原理图

https://www.eeworm.com/dl/fpga/doc/17898.html

下载: 173

查看: 1100

教程资料  基于FPGA的SDRAM设计

原版的外文书，基于FPGA的SDRAM设计，相信大家都会感兴趣！

https://www.eeworm.com/dl/fpga/doc/18081.html

下载: 50

查看: 1081

教程资料  SDRAM控制模块；图象采集系统说明性稳当；DSP图象采集系统。SDRAM作为存储器。

SDRAM控制模块；图象采集系统说明性稳当；DSP图象采集系统。SDRAM作为存储器。

https://www.eeworm.com/dl/fpga/doc/18270.html

下载: 74

查看: 1056

PCB相关  SDRAM与DDR布线指南

SDRAM与DDR布线指南

https://www.eeworm.com/dl/501/21920.html

下载: 176

查看: 1038

第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章内存模块的叠层设计......................................................................... ...

https://www.eeworm.com/dl/501/22284.html

下载: 40

查看: 1047

单片机编程  利用Virtex-6控制器提升DDR SDRAM的效率

　　厂商把产品命名为DDR3-1600，则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1，600MT/s。虽然这些器件确实能够达到所规定的传输速率，但在实际工作负载情况下却不能持续保持该速率。原因在于行地址冲突、数据总线转换损耗、写恢复等都会降低器件的峰值传输速率 ...

https://www.eeworm.com/dl/502/29076.html

下载: 106

查看: 1028

单片机编程  SDRAM的原理和时序

SDRAM的原理和时序 SDRAM内存模组与基本结构我们平时看到的SDRAM都是以模组形式出现，为什么要做成这种形式呢？这首先要接触到两个概念：物理Bank与芯片位宽。1、物理Bank 传统内存系统为了保证CPU的正常工作，必须一次传输完CPU在一个传输周期内所需要的数据。而CPU在一个传输周期能接受的数据容量就是CPU数据总线的位 ...

https://www.eeworm.com/dl/502/30608.html

下载: 48

查看: 1086

教程资料  利用FPGA实现SDRAM控制器的设计

FPGA的应用，sdram

https://www.eeworm.com/dl/fpga/doc/32201.html

下载: 95

查看: 1043

搜索结果