搜索：RTL - 虫虫下载站

其他嵌入式/单片机内容  Protel99se SDK Protel向用户提供SDK软件包。SDK软件包包括：服务器生成向导和Protel API及相关文档资料。服务器生成向导是一个运行于设计资源管理器的插入式

Protel99se SDK Protel向用户提供SDK软件包。SDK软件包包括：服务器生成向导和Protel API及相关文档资料。服务器生成向导是一个运行于设计资源管理器的插入式服务器，它为用户生成第三方EDA软件模板的原代码和安装文件（.INS文件），安装文件用于将用户开发的第三方EDA软件安装在设计资源管理器平台上。服务器生成向导 ...

https://www.eeworm.com/dl/687/240110.html

下载: 96

查看: 1075

系统设计方案  本文在说明全数字锁相环的基础上

本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。

https://www.eeworm.com/dl/678/297682.html

下载: 41

查看: 1078

其他嵌入式/单片机内容  or1200的内核以及一些参考文献

or1200的内核以及一些参考文献，是Verilog的RTL级描述。

https://www.eeworm.com/dl/687/298890.html

下载: 25

查看: 1051

matlab例程  分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点

分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点，然后结合FSK 信号的产生原理，给出了如何利用DSP Builder 模块库建立FSK 信号发生器模型，以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法，并在modelsim 中对FSK 信号发生器进行RTL 级仿真，最后介绍了在FPGA 芯片中实现FSK 信号发生器的设 ...

https://www.eeworm.com/dl/665/314983.html

下载: 117

查看: 1091

嵌入式/单片机编程  在数字电路的设计中

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达 ...

https://www.eeworm.com/dl/647/344721.html

下载: 192

查看: 1076

单片机开发  看到最近大家都关心 usbhost 的实现, 论坛上能找到的代码仅是一些简单的 demo , 完整的源码级的协议层是找不到的我就贡献一把, 将我前一段时间移植成功的 USBHost 代码奉上注

看到最近大家都关心 usbhost 的实现, 论坛上能找到的代码仅是一些简单的 demo , 完整的源码级的协议层是找不到的我就贡献一把, 将我前一段时间移植成功的 USBHost 代码奉上注意事项 1. ohci 层移植自 u-boot-1.3.2-rc3 2. fat 层移植自 gba_nds_fat 3. 本代码只是我产品中的一部分, 使用 Keil RTL 操作系统, 任务为 void ...

https://www.eeworm.com/dl/648/345204.html

下载: 92

查看: 1074

GPS编程  本文设计的FPGA模块需要对GPS、便携打印机和串口数据进行处理

本文设计的FPGA模块需要对GPS、便携打印机和串口数据进行处理，将详细介绍如何设计FPGA和不同外设之间的数据传输。同时，在RTL编码中，编写使综合与布局布线效果更佳的代码。

https://www.eeworm.com/dl/693/349047.html

下载: 59

查看: 1030

VHDL/FPGA/Verilog 软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒

软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒，秒，分”计时功能的数字跑表； 2. 工程在project文件夹中，双击paobiao.ise文件打开工程； 3. 源文件在rtl文件夹中，paobiao.v为设计文件，paobiao_tb.tbw是仿真测试文件； 4. 打开工程后，在工程浏览器中选择pa ...

https://www.eeworm.com/dl/663/350071.html

下载: 117

查看: 2102

VHDL/FPGA/Verilog 软件开发环境：ISE 7.1i 仿真环境：ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个具有两个方向共八个灯的交通灯控制器； 2. 工程在proj

软件开发环境：ISE 7.1i 仿真环境：ISE Simulator 1. 这个实例实现通过ISE Simulator工具实现一个具有两个方向共八个灯的交通灯控制器； 2. 工程在project文件夹中，双击traffic.ise文件打开工程； 3. 源文件在rtl文件夹中，traffic.v为设计文件，traffic_tb.tbw是仿真波形文件； 4. 打开工程后，在工程浏览器中选择traff ...

https://www.eeworm.com/dl/663/350073.html

下载: 36

查看: 1509

VHDL/FPGA/Verilog viterbi 硬判决译码

viterbi 硬判决译码，基本实现了（2，1，9）卷积码的硬判决译码，用modelsim RTL仿真通过

https://www.eeworm.com/dl/663/374138.html