搜索结果
找到约 45,289 项符合
RTL设计 的查询结果
按分类筛选
教程资料 Verilog RTL代码新手上路教程
通过学习本教程提供的各种RTL小型电路模块的代码并且观察电路的RTL结构和波形仿真的时序，可以快速的了解如何设计基本的电路组件
可编程逻辑 Verilog RTL代码新手上路教程
通过学习本教程提供的各种RTL小型电路模块的代码并且观察电路的RTL结构和波形仿真的时序，可以快速的了解如何设计基本的电路组件
其他书籍 system_C RTL 电子书
system_C RTL 电子书，内容简单易懂。
system_C 是用来verify 设计或是用
来加速模拟速度，还满实用的
其他嵌入式/单片机内容 Protel99se SDK Protel向用户提供SDK软件包。SDK软件包包括：服务器生成向导和Protel API及相关文档资料。 服务器生成向导是一个运行于设计资源管理器的插入式
Protel99se SDK
Protel向用户提供SDK软件包。SDK软件包包括：服务器生成向导和Protel API及相关文档资料。
服务器生成向导是一个运行于设计资源管理器的插入式服务器，它为用户生成第三方EDA软件模板的原代码和安装文件（.INS文件），安装文件用于将用户开发的第三方EDA软件安装在设计资源管理器平台上。服务器生成向导 ...
matlab例程 分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点
分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点，
然后结合FSK 信号的产生原理，给出了如何利用DSP Builder 模块库建立FSK 信号发生器模
型，以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法，并在modelsim
中对FSK 信号发生器进行RTL 级仿真，最后介绍了在FPGA 芯片中实现FSK 信号发生器的设 ...
嵌入式/单片机编程 在数字电路的设计中
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达 ...
GPS编程 本文设计的FPGA模块需要对GPS、便携打印机和串口数据进行处理
本文设计的FPGA模块需要对GPS、便携打印机和串口数据进行处理，将详细介绍如何设计FPGA和不同外设之间的数据传输。同时，在RTL编码中，编写使综合与布局布线效果更佳的代码。
VHDL/FPGA/Verilog 典型实例10.8 字符LCD接口的设计与实现 软件开发环境：ISE 7.1i 硬件开发环境：红色飓风II代－Xilinx版 1. 本实例控制开发板上面的LCD的显示； 2. 工程在pr
典型实例10.8 字符LCD接口的设计与实现
软件开发环境：ISE 7.1i
硬件开发环境：红色飓风II代－Xilinx版
1. 本实例控制开发板上面的LCD的显示；
2. 工程在\project文件夹里面
3. 源文件和管脚分配在\rtl文件夹里面
4. 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。 ...
可编程逻辑 CPLD_FPGA设计经验分享
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达 ...
技术资料 Vivado设计流程指导手册-含安装流程与仿真
Vivado设计分为Project Mode和Non-project Mode两种模式，一般简单设计中，我们常用的是Project Mode。在本手册中，我们将以一个简单的实验案例，一步一步的完成Vivado的整个设计流程一、新建工程1、打开Vivado 2013.4开发工具，可通过桌面快捷方式或开始菜单中xilinx DesignTools-Vivado 2013.4下的Vivado 2013.4打开软件 ...