搜索结果

找到约 4,710 项符合 RAM配置 的查询结果

单片机开发 mega88的bootload, 基于串口,支持flash读写,eeprom读写,fuse读写,编译环境IAR for AVR 4.20, 包含xcl配置文件

mega88的bootload, 基于串口,支持flash读写,eeprom读写,fuse读写,编译环境IAR for AVR 4.20, 包含xcl配置文件
https://www.eeworm.com/dl/648/290127.html
下载: 189
查看: 1148

VHDL/FPGA/Verilog 基于RAm的FPGA实现DDS,有测试文件

基于RAm的FPGA实现DDS,有测试文件
https://www.eeworm.com/dl/663/290836.html
下载: 21
查看: 1048

单片机开发 因IAR公司曾经发布的IAR MakeAPP也具有很好的针对AVR单片机外围I/O口通过友好的GUI界面配置产生C源码驱动。但现在已经停止发布了

因IAR公司曾经发布的IAR MakeAPP也具有很好的针对AVR单片机外围I/O口通过友好的GUI界面配置产生C源码驱动。但现在已经停止发布了,且只支持少数几个器件。本文件几乎攘括AVR单片机所有芯片簇,配置IO口自动产生C源码……还有文档说明和.NET框架。希望给你的开发工作带来意外的惊喜。 ...
https://www.eeworm.com/dl/648/290854.html
下载: 100
查看: 1058

软件设计/软件工程 该系统是一个文件配置与检索的系统,该文件主要是关于该系统的一些测试文档等.

该系统是一个文件配置与检索的系统,该文件主要是关于该系统的一些测试文档等.
https://www.eeworm.com/dl/684/291540.html
下载: 79
查看: 1061

DSP编程 DSP tms320c6713 的EMIF 配置gel文件例子

DSP tms320c6713 的EMIF 配置gel文件例子,按此配置DSP能访问外部SDRAM和FLASH,已经过验证。
https://www.eeworm.com/dl/516/291641.html
下载: 89
查看: 1423

并行计算 1、PVM&XPVM并行环境的配置与测试。 2、mandelbrot程序的并行化实现

1、PVM&XPVM并行环境的配置与测试。 2、mandelbrot程序的并行化实现,并计算时间及加速比
https://www.eeworm.com/dl/694/292011.html
下载: 184
查看: 1149

USB编程 用d12芯片通过51进行配置与通信

用d12芯片通过51进行配置与通信,获取usb协议的数据
https://www.eeworm.com/dl/643/292136.html
下载: 94
查看: 1028

Windows CE 由三星的2442修改而来,正确引导eboot,请注意用三星公版的硬件配置,具体可以参考QQ2440,因为我在些平台上跑过,具体操作 1.target settings : post-linker:选

由三星的2442修改而来,正确引导eboot,请注意用三星公版的硬件配置,具体可以参考QQ2440,因为我在些平台上跑过,具体操作 1.target settings : post-linker:选择为 ARM fromELF 2.ARM assembler与 ARM c Compiler 的 architecture or processor 选择为:ARM920T 3.ARM linker的 output:RO base为 0x00000000 (当仿真时为:0x3 ...
https://www.eeworm.com/dl/674/292294.html
下载: 149
查看: 1087

VHDL/FPGA/Verilog 程序实现的功能是通过I2C配置SAA7113芯片,然后通过逻辑分析仪器查看芯片的输出数据 可以通过视频口输出视频 redlogic的程序

程序实现的功能是通过I2C配置SAA7113芯片,然后通过逻辑分析仪器查看芯片的输出数据 可以通过视频口输出视频 redlogic的程序
https://www.eeworm.com/dl/663/292728.html
下载: 164
查看: 1053

嵌入式/单片机编程 FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读

FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、 与写时钟同步的写有效(wren)和写数据(wr_data) 、与读时钟同步的读有效(rden)和读数据(rd_data) 为了实现正 ...
https://www.eeworm.com/dl/647/292826.html
下载: 154
查看: 1152