搜索结果
找到约 46,005 项符合
RAM设计 的查询结果
按分类筛选
- 全部分类
- 学术论文 (50)
- 单片机编程 (50)
- 技术资料 (28)
- VIP专区 (13)
- 单片机开发 (12)
- VHDL/FPGA/Verilog (12)
- 可编程逻辑 (11)
- 教程资料 (10)
- 手册 (6)
- 其他嵌入式/单片机内容 (4)
- 其他 (4)
- PCB相关 (3)
- 嵌入式综合 (3)
- 应用设计 (3)
- 技术书籍 (2)
- 电子书籍 (2)
- DSP编程 (2)
- Linux/Unix编程 (2)
- 系统设计方案 (2)
- 技术教程 (1)
- 模拟电子 (1)
- 电源技术 (1)
- 无线通信 (1)
- ARM (1)
- 机械电子 (1)
- 开发工具 (1)
- 微处理器开发 (1)
- 行业发展研究 (1)
- 嵌入式/单片机编程 (1)
- uCOS (1)
- VxWorks (1)
- 其他 (1)
- 压缩解压 (1)
- 驱动编程 (1)
- 汇编语言 (1)
- 软件设计/软件工程 (1)
- 单片机相关 (1)
- 电路图 (1)
- 精品软件 (1)
VHDL/FPGA/Verilog VHDL程序设计的RAM存储器
VHDL程序设计的RAM存储器，双端口，128×16比特
其他嵌入式/单片机内容 07全国大学生电子设计竞赛C题获奖作品FPGA外围接口双口RAM部分源码
07全国大学生电子设计竞赛C题获奖作品FPGA外围接口双口RAM部分源码
VHDL/FPGA/Verilog 双口RAM与PXI总线接口设计
双口RAM与PXI总线接口设计，包括接口控制。
VHDL/FPGA/Verilog 一些设用vhdl设计ram的资料
一些设用vhdl设计ram的资料，请下载看看吧
VHDL/FPGA/Verilog 异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构， ...
VHDL/FPGA/Verilog 基于quartus的双端口RAM的完整设计流程
基于quartus的双端口RAM的完整设计流程，包括建立的工程仿真实现
技术资料 采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT的设计
采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT，含有设计报告和设计源代码.
技术资料 [AN225301]使用Excelon LP SPI F-RAM低功耗模式进行设计
[AN225301]使用Excelon LP SPI F-RAM低功耗模式进行设计铁电随机存储器（F-RAM），相对于其它类型的半导体技术而言，铁电随机存储器（F-RAM）具有一些独一无二的特性。已经确定的半导体存储器可以分为两类：易失性和非易失性。易失性存储器包括静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）以及其他类型存储器。 ...
技术资料 TMS320C6713 DSP EMIF接口与FPGA双口RAM接口设计
TMS320C6713DSPEMIF接口与FPGA双口RAM接口设计
技术资料 基于IP核双口RAM的FPGA与DSPEMIF的接口设计
基于IP核双口RAM的FPGA与DSPEMIF的接口设计